半导体封装结构和半导体工艺的制作方法
【技术领域】
[0001]本发明涉及一种半导体封装结构和一种半导体工艺，且更确切地说，涉及一种双侧半导体封装结构和其制造方法。
【背景技术】
[0002]在至少部分地由针对较小尺寸和增强的加工速度的需求的驱动下，半导体装置已变得越来越复杂。同时，存在使含有这些半导体装置的许多电子产品进一步小型化的需求。半导体装置通常被封装，并且接着可设置在包括电路的衬底(例如电路板)上。这使得空间被半导体装置封装和衬底两者所占据，且衬底上的表面积被半导体装置封装所占据。可能会通过执行作为独立工艺的封装、板制造和装配而发生额外费用。
[0003]因此，所希望的是减少衬底上由半导体装置占据的空间，且简化并组合应用于半导体装置和衬底的封装、板制造和装配工艺。
[0004]此外，例如射频(RF)装置等无线电发射装置可不利地影响半导体装置的操作，且可容易出现电磁干扰(EMI)。EMI可中断、妨碍或以其它方式降级或限制电路的有效性能。
[0005]因此，所希望的是开发出半导体封装结构来解决前述问题。
【发明内容】
[0006]根据本发明的实施例，提出一种半导体封装。半导体封装包括衬底、多个元件、中介层、电性连接件和封装体。所述衬底具有第一表面和与所述第一表面相对的第二表面。多个元件包含设置于衬底的第一表面上的第一元件，和设置于衬底的第二表面上的第二元件。中介层具有第一表面。电性连接件将中介层的第一表面连接到衬底的第二表面。封装体安置于衬底的第二表面上，且覆盖设置于衬底的第二表面上的第二元件、电性连接件和至少一部分的中介层。
[0007]根据本发明的另一实施例，半导体封装包括衬底、第一元件、第二元件、中介层、电性连接件和封装体。衬底具有上表面和下表面，第一元件设置于衬底的上表面上，且第二元件设置于衬底的下表面上。中介层具有上表面，且电性连接件在中介层的上表面与衬底的下表面之间延伸。封装体安置于衬底的下表面上，且覆盖第二元件、电性连接件和中介层的至少一部分，其中中介层界定中心开口，且封装体至少部分填充中心开口。
[0008]根据本发明的另一实施例，提供一种形成半导体封装的制造方法。提供具有第一表面和与第一表面相对的第二表面的衬底。多个元件设置于衬底的第二表面上。中介层通过至少一个电性连接件连接到衬底的第二表面。封装体形成于衬底的第二表面上以覆盖设置于衬底的第二表面上的多个元件、电性连接件和中介层的至少一部分，其中中介层界定间隙，且封装体至少部分填充间隙。
【附图说明】
[0009]图1A和图1B说明根据本发明的实施例的半导体封装结构。
[0010]图2说明根据本发明的另一实施例的半导体封装结构。
[0011]图3说明根据本发明的另一实施例的半导体封装结构。
[0012]图4说明根据本发明的另一实施例的半导体封装结构。
[0013]图5A、图5B、图5C、图和图5E说明根据本发明的实施例的制造工艺。
[0014]图6A、图6B和图6C说明根据本发明的另一实施例的制造工艺。
[0015]图7A、图7B、图7C和图7D说明根据本发明的另一实施例的制造工艺。
[0016]贯穿图式及详细描述使用共同参考数字以指示相同或类似元件。从以下结合附图作出的详细描述，本发明将会更显而易见。
【具体实施方式】
[0017]图1A说明根据本发明的实施例的半导体封装结构I的透视图。半导体封装结构I包含衬底100、半导体装置104、被动元件105、焊料球101、中介层102和封装体106。
[0018]图1B说明沿着图1A的线A-A’截取的半导体封装结构I的截面图。
[0019]衬底100由例如印刷电路板形成，例如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底100可包含用于设置于衬底100的第一表面10u (例如，上表面)和第二表面10b (例如，下表面)上的元件之间的电连接的重布层(RDL)。RDL包含介电层10d和由介电层10d包封的数个走线10t和通孔ΙΟΟν。走线10t中的一或多者的一部分暴露于衬底100的第二表面10b上。
[0020]半导体装置103和至少一个被动元件105设置于衬底100的第一表面10u上。
[0021]半导体装置104和至少一个被动元件105设置于衬底100的第二表面10b上。
[0022]半导体装置103和104可通过倒装芯片结合、导线结合或两者电连接到衬底100。半导体装置103和104还可被实施为倒装芯片封装、导线结合封装或两者。被动元件105可为例如电容器、电阻器、电感器或此些元件的组合。
[0023]通过使用例如球植入技术将焊料球101 (或由导电材料形成的其它类型的电性连接件)设置到衬底100的第二表面10b上的暴露走线loot。如图1A中所示，焊料球101可布置于衬底100的第二表面10b边缘中或附近，且焊料球101中的每一者彼此隔开从大约50 μ m到大约200 μ m的距离(对应于间距)，例如从大约50 μ m到大约100 μ m或从大约100 μ m到大约200 μ m。焊料球101可具有从大约200 μ m到大约500 μ m的直径或高度，例如从大约200 μ m到大约300 μ m、从大约300 μ m到大约400 μ m或从大约400 μ m到大约500 μ mD
[0024]中介层102可包含从中介层102的第一表面102u (例如，上表面)延伸到第二表面102b (例如，下表面)以用于电连接的至少一个通孔102v。衬底100的第二表面10b上的暴露走线10t经由焊料球101与中介层102的通孔102v电连接。中介层102可包含例如印刷电路板，例如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。中介层102和焊料球101可布置于衬底100的第二表面10b的边缘中或附近。中介层102的厚度可从大约90 μ m到大约300 μ m，例如从大约90 μ m到大约200 μ m或从大约200 μ m 到大约 300 μ m。
[0025]焊料球101和中介层102可提供用于半导体封装结构I的电连接。中介层102的厚度与单个焊料球101的直径之和等于或大于设置于衬底100的第二表面10b上的最高或最厚元件的高度，或等于或大于设置于衬底100的第二表面10b上的每一元件的高度，以便防止设置于衬底100的第二表面10b上的元件(例如，半导体装置104或被动元件105)受到损坏。举例来说，假定半导体装置104可具有在衬底100的第二表面10b上的元件当中的最大厚度/高度H，中介层102的厚度与单个焊料球101的直径之和可等于或大于Ho如图1A和图1B中所示，中介层102界定中心间隙或开口，且半导体装置104至少部分延伸到由中介层102界定的中心间隙或开口中。
[0026]封装体106安置于衬底100的第二表面10b上，且覆盖设置于衬底100的第二表面10b上的半导体装置104和被动元件105、焊料球101和中介层102的至少一部分。如图1A和图1B中所示，封装体106延伸到由中介层102界定的中心间隙或开口中，且填充所述中心间隙或开口，所述中心间隙或开口原本未被半导体装置104占据。中介层102的第二表面102b和中介层102的侧表面102s的至少一部分可不由封装体106覆盖或覆盖。也就是说，中介层102的第二表面102b和中介层102的侧表面102s的至少一部分从封装体106暴露。在所说明的实施例中，中介层102的厚度与焊料球101中的一者的直径之和实质上等于安置于衬底100的第二表面10b上的封装体106的高度，其中在所说明的实施例中，如果两个值之间的任一差不大于10 μ m (例如不大于8 μπι，不大于5 μ m或不大于I μπι)，那么两个值可被认为是实质上相等的。封装体106可包含例如具有散布于其中的填充剂的环氧树脂。
[0027]在所说明的实施例中，封装体106的侧表面106s、衬底100的侧表面10s和中介层102的侧表面102s实质上为共平面的，其中在所说明的实施例中，如果表面106s、100s和102s之间的任何位移不大于10 μ m(例如不大于8 μ m，不大于5 μ m或不大于I μ m)，那么表面106s、10s和102s可被认为是实质上共平面的。
[0028]图2说明根据本发明的另一实施例的半导体封装结构2。除了半导体封装结构2还包括封装体206之外，半导体封装结构2类似于如参看图1A和图1B所说明和描述的半导体封装结构I。
[0029]封装体206安置于衬底100的第一表面10u上，且覆盖设置于衬底100的第一表面10u上的半导体装置103和被动元件105。封装体206可包含例如具有散布于其中的填充剂的环氧树脂。
[0030]在所说明的实施例中，衬底100的侧表面100s、中介层102的侧表面102s、封装体106的侧表面106s和封装体206的侧表面206s实质上为共平面的，其中在所说明的实施例中，如果表面106s、100s、102s和206s之间的任何位移不大于10 μm(例如不大于8 μm,不大于5 μ m或不大于I μ m)，那么表面106s、100s、102s和206s可被认为是实质上共平面的。
[0031]图3说明根据本发明的另