荷所需的时间。因此，例如不能在驱动电路中采用输入对源极总线的信号的源极切换电路(Source SharedDriving，以下为“SSD”)电路，因此难以利用SSD电路实现窄边框化。其结果是，有可能不能将端子侧的边框区域的面积缩小。
[0056]本发明的发明人基于上述的见解又进行了研究。其结果是，发现通过使像素用TFT的氧化物半导体层结晶化，能够确保低耗电并且实现更高精细化。此外，如果使用结晶化后的氧化物半导体层(以下，简称为“结晶氧化物半导体层” ο)，则通过迀移率的提高，能够在SSD电路的写入时间内对像素进行充电。因此，还能够利用SSD电路使边框区域比以往窄。
[0057]此外，本发明的发明人进一步进行研究，结果了解到，对结晶硅TFT与使用了结晶氧化物半导体的TFT(结晶氧化物半导体TFT)使用共用的绝缘层的情况下，该绝缘层在确保结晶硅TFT和结晶氧化物半导体TFT的特性和可靠性方面发挥重要的作用。当使用具有规定的结构的绝缘层时，能够抑制结晶硅TFT和结晶氧化物半导体TFT的有源层的特性劣化。另夕卜，在专利文献I中，对两种TFT中共同使用的绝缘层的材料和结构没有任何记载。
[0058]本发明的一个实施方式的半导体装置的概略情况如下。
[0059]本发明的一个实施方式的半导体装置在同一基板上设置有结晶硅TFT和结晶氧化物半导体TFT。根据这样的结构，能够根据各TFT被要求的特性，将结晶氧化物半导体TFT和结晶硅TFT分开使用。通过使用结晶硅TFT例如作为电路元件，能够减少电路面积。此外，通过使用利用了结晶氧化物半导体的TFT，能够降低耗电并且实现高精细的半导体装置。进一步，例如在应用于液晶面板的有源矩阵基板的情况下，能够利用SSD电路，进一步缩小边框区域。
[0060]另外，在本说明书中，“结晶硅TFT”是指具有主要包含结晶硅的有源区域(形成沟道的区域)的TFT，包括例如结晶硅TFT、单晶硅TFT等。“结晶氧化物半导体TFT”是指具有以下有源区域的TFT，该有源区域主要包含具有结晶部分的氧化物半导体。“具有结晶部分的氧化物半导体”例如包含使非晶氧化物半导体膜部分结晶化的膜。
[0061]可以为:包含结晶硅TFT的有源区域的层(有源层)和结晶氧化物半导体TFT的有源层设置在不同的层，设置于这些层之间的绝缘层配置成从基板的法线方向看时与结晶硅TFT和结晶氧化物TFT的有源层这两者重叠。绝缘层也可以具有叠层结构，该叠层结构包含能够供给氢的氢供应性的层和比氢供应性的层更靠结晶氧化物半导体层侧的能够供给氧的氧供应性的层。由此，能够通过氢供应性的层降低在结晶硅TFT的有源层产生的结晶缺陷，并且能够通过氧供应性的层抑制结晶氧化物半导体层的氧缺失引起的劣化。
[0062](第一实施方式)
[0063]以下，对本发明的半导体装置的第一实施方式进行说明。本实施方式的半导体装置包括在同一基板上形成的结晶氧化物半导体TFT和结晶硅TFT即可，广泛包含有源矩阵基板等电路基板、液晶显示装置和有机EL显示装置等各种显示装置、图像传感器、电子设备等。
[0064]图1是半导体装置100的示意性截面图，表示半导体装置100的结晶硅TFT(以下，称为“第一薄膜晶体管”。)1A和结晶氧化物半导体TFT(以下，称为“第二薄膜晶体管” ο) 1B的截面结构。
[0065]半导体装置100包括基板11、由基板11支承的第一薄膜晶体管1A和由基板11支承的第二薄膜晶体管10B。第一薄膜晶体管1A具有主要包含结晶硅的有源区域。第二薄膜晶体管1B具有以下有源区域，该有源区域主要包含具有结晶部分的氧化物半导体。第一薄膜晶体管1A和第二薄膜晶体管1B—体地制作于基板U。此处所谓的“有源区域”是指成为TFT的有源层的半导体层中形成沟道的区域。
[0066]第一薄膜晶体管1A具有在基板11上形成的结晶硅半导体层(例如低温多晶硅层)
13、覆盖结晶硅半导体层13的第一绝缘层14和设置在第一绝缘层14上的栅极电极15A。第一绝缘层14中位于结晶硅半导体层13与栅极电极15A之间的部分作为第一薄膜晶体管1A的栅极绝缘膜发挥作用。结晶硅半导体层13具有形成沟道的区域(有源区域)13c以及分别位于有源区域的两侧的源极区域13s和漏极区域13d。在本例中，结晶硅半导体层13中隔着第一绝缘层14与栅极电极15A重叠的部分成为有源区域13c。第一薄膜晶体管1A还具有与源极区域13s和漏极区域13d分别连接的源极电极18sA和漏极电极18dA。源极和漏极电极18sA、18dA可以设置在覆盖栅极电极15A和结晶硅半导体层13的层间绝缘膜(此处为第二绝缘层16)上，在形成于层间绝缘膜的接触孔内与结晶硅半导体层13连接。
[0067]第二薄膜晶体管1B具有设置在基板11上的栅极电极15B、覆盖栅极电极15B的第二绝缘层16和配置在第二绝缘层16上的结晶氧化物半导体层17。如图所示，作为第一薄膜晶体管1A的栅极绝缘膜的第一绝缘层14也可以延伸设置至想要形成第二薄膜晶体管1B的区域。在这种情况下，结晶氧化物半导体层17也可以在第一绝缘层14上形成。第二绝缘层16中位于栅极电极15B与结晶氧化物半导体层17之间的部分作为第二薄膜晶体管1B的栅极绝缘膜发挥作用。结晶氧化物半导体层17具有形成沟道的区域(有源区域)17c、分别位于有源区域的两侧的源极接触区域17s和漏极接触区域17d。在本例中，结晶氧化物半导体层17中隔着第二绝缘层16与栅极电极15B重叠的部分成为有源区域17c。此外，第二薄膜晶体管10B还具有与源极接触区域I7s和漏极接触区域I7d分别连接的源极电极ISsB和漏极电极
18dBo
[0068]半导体装置100具有上述结构，因此能够根据各TFT所要求的特性，将第一薄膜晶体管1A和第二薄膜晶体管1B分开使用。此外，第二薄膜晶体管1B将与非晶氧化物半导体相比迀移率高的结晶氧化物半导体作为有源区域，因此能够降低耗电并且实现更高精细的半导体装置。
[0069]图示的例子中，第一薄膜晶体管1A具有在栅极电极15A与基板11之间配置有结晶硅半导体层13的顶栅结构。另一方面，第二薄膜晶体管1B具有在结晶氧化物半导体层17与基板11之间配置有栅极电极15B的底栅结构。通过采用这样的结构，能够在同一基板11上一体地形成两种薄膜晶体管10A、10B时更有效地抑制制造工序数和制造成本的增加。
[0070]第一薄膜晶体管1A和第二薄膜晶体管1B的TFT结构并不限定于以上说明。例如，这些薄膜晶体管10A、10B也可以具有相同的TFT结构。或者，也可以为:第一薄膜晶体管1A具有底栅结构，第二薄膜晶体管1B具有顶栅结构。
[0071]也可以为:作为第二薄膜晶体管1B的栅极绝缘膜的第二绝缘层16延伸设置至形成第一薄膜晶体管1A的区域，作为覆盖第一薄膜晶体管1A的栅极电极15A和结晶硅半导体层13的层间绝缘膜发挥作用。在像这样第一薄膜晶体管1A的层间绝缘膜和第二薄膜晶体管1B的栅极绝缘膜在同一层(第二绝缘层)16内形成的情况下，第二绝缘层16例如也可以具有包含能够供给氢的氢供应性的层I6a和能够供给氧的氧供应性的层I6b的叠层结构。在图示的例子中，第二绝缘层16具有以氢供应性的层16a为下层、以氧供应性的层16b为上层的二层结构。当第二绝缘层16这样具有包含氢供应性的层16a和比氢供应性的层16a配置在结晶氧化物半导体层17侧的氧供应性的层16b的叠层结构时，具有以下那样的优点。
[0072]在后述的加热处理中，通过从氢供应性的层16a向结晶硅半导体层13供给氢，能够降低在结晶硅半导体层13产生的结晶缺陷。此外，从氧供应性的层16b向结晶氧化物半导体层17供给氧，因此能够降低在结晶氧化物半导体层17产生的氧缺失。因此，能够抑制成为各薄膜晶体管10A、10B的有源层的结晶硅半导体层13和结晶氧化物半导体层17的劣化，提高各薄膜晶体管1A、1B的可靠性。此外，当氧供应性的层16b配置成与结晶氧化物半导体层17接触时，能够更有效地降低结晶氧化物半导体层17的氧缺失。
[0073]氢供应性的层16a例如可以为主要包含氮化硅的氮化硅(SiNx)层、氮化氧化硅(SiNxOy:x>y)层等。氧供应性的层16b例如可以为主要包含氧化硅的氧化硅(S1x)层、氧化氮化娃(S1xNy:x>y)层等。另外，当使用S1x层作为氧供应性的层16b时，能够在与结晶氧化物半导体层17的界面形成良好的沟道界面，因此能够进一步提高第二薄膜晶体管1B的可靠性。
[0074]另外，具有叠层结构的绝缘层为在薄膜晶体管10A、10B共同使用的绝缘层即可，也可以不包含第二薄膜晶体管1B的栅极绝缘膜和第一薄膜晶体管1A的层间绝缘膜。例如，无论薄膜晶体管10A、10B的TFT结构如何，在结晶硅半导体层13和结晶氧化物半导体层17设置在不同的层，介于这些层之间设置有绝缘层的情况下，设置的绝缘层只要具有叠层结构，该叠层结构包含氢供应性的层和比氢供应性的层更靠结晶氧化物半导体层17侧的氧供应性的层，就能够获得与上述相同的效果。例如，结晶硅半导体层13可以配置在比结晶氧化物半导体层17靠上层的位置，在这种情况下，在设置的绝缘层中，能够在氢供应性的层的下方配置氧供应性的层。另外，设置的绝缘层如果配置成在从基板11的法线方向看时与结晶硅半导体层13和结晶氧化物半导体层17重叠，则能够更有效地抑制结晶硅半导体层13和结晶氧化物半导体层17的劣化。
[0075]第一薄膜晶体管1A的栅极电极15A和第二薄膜晶体管1B的栅极电极15B也可以在同一层内形成。此外，第一薄膜晶体管1A的源极电极ISsA和漏极电极ISdA以及第二薄膜晶体管1B的源极电极18 SB和漏极电极18dB也可以在同一层内形成。“在同一层内形成”是指使用同一个膜(导电膜)形成。由此，能够抑制制造工序数和制造成本的增加。
[0076]本实施方式中的结晶氧化物半导体层17例如包含In-Ga-Zn-O类半导体(以下，称为“In-Ga-Zn-Ο类半导体”。)。此处，In-Ga-Zn-O类半导体为In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组成比)并无特别限定，例如包括In: Ga: Zn = 2: 2:1、In: Ga: Zn= 1:1: UIn: GaiZn= 1:1: 2等。此外，In-Ga-Zn-O类半导体的结晶结构虽然没有特别限定，但是优选c轴与层面大致垂直地取向的结晶In-Ga-Zn-O类半导体。这样的In-Ga-Zn-O类半导体的结晶结构例如在日本特开2012-134475号公报中公开。在本说明书中援引日本特开2012-134475号公报的全部公开内容以供参考。
[0077]结晶氧化物半导体层17还可以代替In-Ga-Zn-O类半导体包含其它氧化物半导体。例如Zn-O类半导体(ZnO)、In-Zn-O类半导体(ΙΖ0(注册商标))、Zn-T1-0类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化锦)、Mg-Zn_0类半导体、In-Sn-Zn-O类半导体(例如In203-Sn02-Zn0)、In-Ga-Sn-O类半导体等。
[0078]接着，以在显示装置中使用的有源矩阵基板为例对本实施方式的半导体装置的更具体的结构进行说明。
[0079]图2是表示本实施方式的有源矩阵基板200的一个例子的示意性俯视图，图3是有源矩阵基板200的第一薄膜晶体管1A和第二薄膜晶体管1B的截面图。在图3中，对与图1相同的结构要素标注相同的附图标记，省略说明。
[0080]如图2所示，有源矩阵基板200具有:包含多个像素的显示区域102;和显示区域102以外的区域(非显示区域)。非显示区域包含设置驱动电路的驱动电路形成区域101。在驱动电路形成区域101例如设置有栅极驱动器电路40、检查电路70、源极切换(SSD)电路60等。在显示区域102形成有在行方向上延伸的多个栅极总线(未图示)和在列方向上延伸的多个源极总线S。虽然未图示，但是各像素例如由栅极总线和源极总线S规定。栅极总线分别与栅极驱动器电路的各端子连接。源极总线S分别通过SSD电路60与驱动器IC50的各端子连接。SSD电路60从自驱动器IC50