滑的组分缓变来对载流子传输的势皇的屏蔽的描述可以通过将能带边缘的变化在源/漏区中超过一定距离维持特定的能级在来提供。在根据发明的一些实施例中，对于约IElScnf3的掺杂，平顺的组分缓变是这样，S卩，相关载流子的能带边缘的位置以约6nm改变约0.1eV或改变更多。在根据发明的一些实施例中，对于约lE19cm—3的掺杂，平顺的组分缓变是这样，S卩，相关载流子的能带边缘的位置以约2nm改变约
0.1eV或改变更多。在根据发明的一些实施例中，对于约lE20cm—3的掺杂，平顺的组分缓变是这样，即，相关载流子的能带边缘的位置以约0.6nm改变约0.1eV或改变更多。
[0056]还将理解的是，在提供掺杂使得通过组分缓变来有效地屏蔽对于载流子传输的势皇时，可以在特定的距离上具有特定的能带边缘变化的源/漏区中使用某些掺杂程度。
[0057]参照图1，在根据发明的一些实施例中，将理解的是，可以使用层105的掺杂来提供如在此所需的低的金属接触界面电阻。例如，对于肖特基势皇高度很低的接触及对于隧穿有效质量小的层105中的材料，几倍于lE19cm—3的掺杂浓度可能就足够了。在一些实施例中，可以在105中使用lE20cm—3或更高的掺杂浓度。在多数情况下，即使对于小的肖特基势皇高度(诸如与InAs接触的情况)，105中的高掺杂浓度也可以产生低的接触电阻率。
[0058]因此，在一些实施例中，可以在105中使用实际可行的最高掺杂浓度。
[0059]类似地，可以在异质结能带边缘偏移小的情况下使用高掺杂，其中，更高的掺杂可以提供更小的异质结界面电阻。在一些实施例中，可以使用大于lE19cm—3的掺杂程度。在一些实施例中，可以使用约lE20cm—3或更高的掺杂程度。
[0060]在一些实施例中，例如，图4中示出的布置是nMOS器件:SI可以是S1、SiGe合金或Ge; S2 可以是 GaAs 或 In-Ga-N或 In-Ga-As-N合金或 In-Al -Ga-As 合金或 Al -Ga-As 合金，具有被选择的In-Ga-N或In-Ga-As-N或In-Al-Ga-As或Al-Ga-As合金的组分，使得导带边缘在SI的导带边缘的约0.2eV或更小以内；S3可以是InAs、InN或In-As-N合金或In-Al-As合金或In-Ga-As合金(在In-Al-As合金或In-Ga-As合金的情况下，优选地具有富铟组分)。在一些实施例中，如果S2是GaAs，则S3基本上是InAs。在一些实施例中，S3被掺杂为大于lE19cnf3。在一些实施例中，S3的掺杂高达约lE20cm—3或更高。在一些实施例中，金属接触件101以难熔金属或过渡金属形成从而金属接触件101为反应过渡金属-S3合金。该合金的组分缓变可以是如图4中所示的线性或如图5中所示的非线性，或者如图6中所示的台阶式。
[0061]将被选择在金属接触界面部105(即，半导体材料S3)处接触半导体材料合金106的金属选择为对多数载流子提供低的肖特基势皇高度(例如，等于或小于约0.2eV)。在根据发明的一些实施例中，金属接触件101可以是反应金属接触件。在根据发明的一些实施例中，执行包括半导体材料S3的金属接触界面部105来提供低的界面接触电阻率。
[0062]将理解的是，图5和图6示出了用于半导体材料合金106的组分缓变的可选剖面(profile)。具体地说，图5示出了半导体材料合金106的非线性的组分缓变剖面，而图6示出了用于半导体材料合金106的台阶式的组分缓变剖面。将理解，图4和图6的示意图指的是nMOS器件。将理解，图5、图7和图8的示意图指的是pMOS器件。然而，还将理解，以上参照nMOS描述的相同的原理可以应用到PMOS器件，反之亦然。
[0063]在一些实施例中，例如，图1中示出的布置是nMOS器件:SI可以是S1、SiGe合金或Ge; S2 可以是 GaAs 或 In-Ga-N或 In-Ga-As-N合金或 In-Al -Ga-As 合金或 Al -Ga-As 合金，具有被选择的In-Ga-N或In-Ga-As-N或In-Al-Ga-As或Al-Ga-As合金的组分，使得导带边缘在SI的导带边缘的约0.2eV或更小以内；S3可以是InAs、InN或In-As-N合金或In-Al-As合金或In-Ga-As合金(在In-Al-As合金或In-Ga-As合金的情况下，优选地具有富铟组分)。在一些实施例中，如果S2是GaAs，则S3基本上是InAs。在一些实施例中，S3被掺杂为大于lE19cnf3。在一些实施例中，S3的掺杂高达约lE20cm—3或更高。在一些实施例中，金属接触件101被利用难熔金属或过渡金属形成，从而金属接触件101分别为反应难熔金属-S3合金或者反应过渡金属-S3合金。
[0064]参照图1和图4至图6，半导体材料合金106在表面处具有足够的掺杂从而可以向金属接触件101提供接触电阻率低的界面。在一些实施例中，半导体金属合金106具有足够的掺杂，使得载流子有效地发现针对器件的开启状态没有势皇。半导体材料合金106的缓变的组分的剖面还可以调整以优化器件功能，例如，减少向沟道中的扩散等。在一些实施例中，还可以形成轻度掺杂的外延。在一些实施例中，一旦达到轻度掺杂的外延(从源极/漏极朝向沟道)，则所使用的材料的能带边缘位置不会显著改变。换言之，组分缓变可以完全包含在高度掺杂的区域内，并且至半导体材料SI的界面也应该包含在源/漏区的高掺杂区中。
[0065]图7是在根据发明的一些实施例中从沟道区100到作为至金属接触件101的界面的中间半导体材料的半导体材料合金106的组分缓变剖面的示意图。根据图7，半导体材料S2被选择用于沟道区100，并且还被选择用于与半导体材料S3—起包含在合金106中。此外，根据关系S2XS3PX来提供包括S2和S3的合金的组分缓变剖面，其中，在沟道区100和在源/漏区107中的半导体材料合金106之间的界面102处X=I，在源/漏区107的向所示的半导体材料S4提供界面的中间位置处X = O。
[0066]将理解的是，所有半导体材料和S3)在器件的加工和应用中使用的热预算之内是稳定的或者亚稳的。此外，可以在半导体材料合金106的外延生长期间对应于pMOS器件或nMOS器件掺杂半导体材料。将理解的是，虽然图7中所示的组分缓变表现为非线性函数，但是还可以使用其他类型的缓变(诸如其他类型的连续缓变或台阶式缓变)。
[0067]将理解的是，合金106中的组分缓变应被平顺地提供(S卩，在源/漏区107中的整个X值的组分内提供小的变化)，并提供掺杂程度，使得屏蔽有效地消除对于载流子传输的任何势皇，该势皇会因为由缓变导致的整个合金106中的能带边缘位置的改变而出现。
[0068]半导体材料S4与半导体材料S3本质上不同，从而在它们之间形成异质结，其中，该异质结在用于器件的多数载流子的能带边缘之间具有相对小的偏移(即，等于或小于约
0.2eV)。还将理解的是，在异质结处存在小的能带偏移的情况下，可以将足够的掺杂施加到异质结以屏蔽对于在异质结处流动的载流子的任何势皇。
[0069]还将理解的是，半导体材料S4也被选择为向金属接触件101提供相对小的肖特基势皇高度(例如，等于或小于约0.2eV)。在根据发明的一些实施例中，金属接触件101可以是反应金属接触件(即，由金属材料和半导体材料S4之间反应生成的金属或金属性材料)。在根据发明的一些实施例中，可以在半导体材料S4和金属接触件101之间的界面处施加掺杂，以提供低的界面接触电阻率。
[0070]图8是根据本发明的一些实施例中的漏/源区107内的两个半导体材料合金的两个缓变组分剖面的示意图。根据图8，第一合金可以包括半导体材料S2和半导体材料S3，所述第一合金具有使合金从在沟道区100的界面处的S2改变为在第二缓变组分合金的界面处的半导体材料S3的组分缓变。如图8中所示，第二缓变组分合金包括半导体材料S4和半导体材料S5，并从在半导体材料S3的界面处的半导体材料S4转变为向金属接触件101提供金属接触界面部105的半导体材料S5。将理解的是，在图8中所示的示意图中无论异质结存在于哪里，在异质结处的能带偏移是小的，优选地小于约0.2eV，并可以在整个异质结中采用掺杂。在具有高锗SiGe(例如，90%锗或更高)或者锗的SI的nMOS器件的一些实施例中，S2 = S1，