一种金属-氧化物半导体场效应晶体管的结构和制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种金属-氧化物半导体场效应晶体管的结构；本发明还涉及一种金属-氧化物半导体场效应晶体管的制造方法。
【背景技术】
[0002]低压功率金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-Effect Transistor，M0SFET)由于能耗低，驱动简单、可适用于高频领域等优点，广泛应用于电源、计算机及外围设备(如软硬盘驱动器、打印机、扫描器等)、消费类电子产品、通信装置、汽车电子及工业控制中。在很多情况下，功率MOSFET工作于开关状态，其导通损耗和开关损耗非常重要。由于MOSFET常常应用在感性负载的电路中，在开关过程中需要耐受较大的电流过冲和电压过冲，在保证低的功率损耗的同时，需要保证器件的可靠性。因此在保持同样击穿电压的条件下，减少其导通电阻和开关能耗，并提高器件的抗冲击能力是该技术领域一直追求的目标。
[0003]功率MOSFET —般由电荷流动区和终端区构成，电荷流动区中由很多重复的元胞组成(如图1中点线方框中的部分就是一个元胞)。由于沟槽栅MOSFET器件(参见图1)元胞集成度高，没有平面栅MOSFET的结型场效应管(junct1n field effect transistor,JFET)区等，易于得到更低的导通电阻，已经成为了功率MOSFET的主流技术。
[0004]如图1所示的N型MOSFET器件中(对应于权利要求的描述，第一种导电类型是N型，第二种导电类型为P型)，元胞结构中至少包括:背面金属10，N+衬底1-1，N型漂移区
1-2，沟槽3，栅氧化膜4，多晶硅5，P型阱2-1，P+(高浓度P)注入区2_2，N+(高浓度N)源区6，介质膜7，接触孔8，正面金属9。
[0005]器件的总的导通电阻
[0006]Ron = Rcs+RN++Rch+Ra+Rd+Rsub+Rcd
[0007]源接触电阻，RN+为源区电阻，Lh为沟道电阻，R Λ积累区电阻，R $漂移区电阻，Rsub为N+衬底电阻，Red为漏极接触电阻。
[0008]通常，Rcs, 1^通过接触孔的面积和接触孔工艺的优化使其减小，R sub通过采用超低电阻率的衬底(如N型衬底，电阻率为0.001-0.003欧姆.厘米)和采用最薄的衬底厚度(如将硅片减薄到60-200微米)来优化，1^通过采用高集成度和沟道设计优化，R JP R dffi过衬底上外延的厚度和电阻率来优化，RN+通常很小，可以忽略。
[0009]在现有的沟槽栅器件中，为了得到最小的导通电阻，一般会在高浓度掺杂衬底上淀积外延层(作为漂移区承受电压)，图2-1是图1中沿AA’方向的在不同区域中的杂质类型和浓度分布示意图，图中X轴表示沿AA’方向的各个区域，Y轴表示对应区域的杂质浓度，杂质类型也在图上示出(图中的N，P就表示所在区域的杂质类型)。图2-2是图1中沿BB’方向的在不同区域中的杂质类型和浓度分布示意图，图中X轴表示沿BB’方向的各个区域，Y轴表示对应区域的杂质浓度，杂质类型也在图上示出(图中的N，P就表示所在区域的杂质类型)。
[0010]在该中器件结构中，在导通状态下，在沟槽底部周围附近的N区中，由于受到沟槽栅的正的偏压的作用，会聚集一定的电子，会使得该处的电子积累区电阻小，但该区域的N型杂质浓度同样影响该积累区电阻，N型杂质浓度越高，该积累区电阻越小，N型杂质浓度越低，该积累区电阻越大；另一个影响器件导通电阻的是N型漂移区的杂质浓度，该N型漂移区杂质浓度越高，导通电阻越小，该N型漂移区浓度越低，导通电阻越大。这样，图2-1和图2-2中的N型漂移区1-2的杂质浓度就直接影响器件的导通电阻，提高漂移区的杂质浓度能减小导通电阻，但杂质浓度提高会降低器件的击穿电压，因此如何在保证器件的击穿电压不降低的情况下提高沟槽周围的积累区的杂质浓度，或同时提高积累区和漂移区的杂质浓度，就变得很重要。
[0011]为了改善器件在开关过程中的耐冲击能力，现有MOSFET技术中已经采用了通过离子注入形成较深的P型区2-2，使得阱2-1与源区6实现短接，但由于P型阱区的电阻存在，在大的电流出现时，该区域与N源区形成电压，当最高的电压高于P阱-N源二极管的阈值电压时，N型源-P型阱-N漂移区这一寄生的双极型晶体管被激活，器件就会被损坏。
【发明内容】
[0012]本发明所要解决的技术问题是提供一种功率MOSFET器件结构，在得到同样的金属-氧化物半导体场效应晶体管的阻断电压的情况下，进一步减小金属-氧化物半导体场效应晶体管在导通时的功耗，并改善器件的耐冲击能力。为此，本发明还公开了一种金属-氧化物半导体场效应晶体管的制造方法。
[0013]为解决上述问题，本发明的功率MOSFET器件的元胞结构中，至少包含第一种导电类型的源区，第二种导电类型的半导体阱区，沟槽，沟槽栅氧化膜，第一种导电类型的半导体漂移区，置于所述第一种导电类型的半导体漂移区和所述第二种导电类型的半导体阱区之间的第一种导电类型的半导体增强型积累区，相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区。
[0014]所述第一种导电类型的半导体增强型积累区的第一种类型的掺杂浓度大于或等于所述第一种导电类型的半导体漂移区的掺杂浓度的2倍；
[0015]所述第二种导电类型的半导体电荷补偿区中的掺杂浓度的设定，保证该所述电荷补偿区的第二种导电类型的掺杂总量与周围的所述增强型积累区的第一种导电类型的杂质总量的差异小于等于所述电荷补偿区的第二种导电类型的掺杂总量的15%，也小于等于周围的所述增强型积累区的第一种导电类型的杂质总量的15 %。
[0016]通过这一高掺杂浓度的第一种导电类型的增强型积累区的形成，使器件在导通状态下，所述增强型积累区的电阻减小，从而减低器件的导通电阻，同时，也可能提高该增强型累积区之下的所述第一种导电类型的半导体漂移区中的杂质浓度，从而进一步降低器件的导通电阻；
[0017]通过在相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区，使得器件在工作在阻断状态下，该第二种类型的电荷补偿区和周围的第一种导电类型的半导体增强型积累区处于反向偏置状态，将产生一个横向电场，在较低的反向偏压下实现PN结的横向耗尽，从而减小对第二种导电类型的阱区和该增强型累积区的结处的纵向电场强度的影响，保证器件的击穿电压不受影响。进一步的，通过控制所述第二种导电类型的半导体电荷补偿区中掺杂量和周围的第一种导电类型的半导体增强型积累区的杂质量的差异量，可以在采用更高的第一种导电类型的半导体增强型积累区的杂质浓度的情况下，仍保持器件的阻断电压。
[0018]通过在相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区，在器件在开关过程中受到大电流冲击时，由于电荷补偿区扩大了器件的顶部第二种导电类型区与第一种导电类型漂移区的接触面积，并可以减小顶部第二种导电类型半导体阱区中心部分的电阻，从而提高了器件的耐冲击能力。
[0019]通过在相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区，使得器件从导通状态转变到阻断状态的过程中，该第二种类型的电荷补偿区和周围的第一种导电类型的半导体增强型积累区在较低的反向偏压下横向耗尽，漏-源之间的电容值会在小的漏源偏压下就变得很低，进一步加快了关断时间，改善了开关性能。
[0020]进一步的改进是:所述第一种导电类型的半导体增强型积累区的第一种导电类型的掺杂浓度大于或等于所述第一种导电类型的半导体漂移区的掺杂浓度的5倍；这样可以进一步提高了第一种导电类型的半导体增强型积累区和第一种导电类型的半导体漂移区中的杂质浓度和MOSFET的积累区的电阻，减低了器件的导通电阻。
[0021]进一步的改进是，第一种导电类型的半导体增强型积累区的下端可以在沟槽的低端的上面，也可以与沟槽低端平齐，也可以在沟槽低端之下；这样一方面增加了器件设计的灵活性，同时，通过调整该积累区的下端的位置，可以调整导通电阻。
[0022]进一步的改进是:所述第二种导电类型的半导体电荷补偿区可以透过所述第一种导电类型的半导体增强型积累区的区域，与所述第一种导电类型的半导体漂移区直接接触；也可以置于第一种导电类型的半导体增强型积累区的区域之中，不与所述第一种类型半导体的漂移区直接接触；这样提高