阈值电压的要求)，N+源区的表面浓度I X 1020atoms/cm3-5 X 120Btoms/cm3，垂直深度(从硅表面开始计算)0.2-0.5微米。沟槽的深度1.5-2微米，宽度0.2-2微米。
[0063]为了进一步说明N型增强型积累区1-3与P型电荷补偿区2-3的参数的设定，给出示例如下:
[0064]第一个例子是相邻的沟槽之间的间距是1.5微米，其靠近沟槽侧壁的N型增强型积累区1-3的厚度为0.5微米，增强型积累区1-3的N型杂质浓度为1.5X1017atoms/cm3,宽度为0.5微米，那么置于两个N型增强型积累区1-3中间的P型电荷补偿区2-3中的宽度可以设定为0.5微米，厚度0.5微米，杂质浓度3 X 11Vtoms/cm3，达到N型增强型积累区
1-3与P型电荷补偿区2-3的最佳的电荷平衡。考虑到工艺的变化，P型电荷补偿区杂质浓度在2.55X 1017atoms/cm3-3.45X 1017atoms/cm3变化时，也可以得到较好的器件性能。
[0065]这样，通过这一高掺杂浓度的N型增强型积累区1-3的形成，使器件在导通状态下，所述第一种导电类型的增强型积累区的杂质浓度提高了(图4-2所示，沿BB’的杂质浓度分布中1-3的杂质浓度高于现有技术中如图2-2中的1-2的杂质浓度)，使得功率MOSFET器件中MOSFET的N型积累区电阻减小，减小了功率MOSFET器件的导通电阻。
[0066]通过在相邻的所述N型增强型积累区1-3之间引入P型电荷补偿区2-3，使得器件在工作在阻断状态下，该P型电荷补偿区2-3和周围的N型增强型积累区1-3处于反向偏置状态，产生一个横向电场，在较小的反偏电压下实现PN结的横向耗尽，从而减小对P型阱区2-1和该增强型累积区1-3的结处的纵向电场强度的影响，保证器件的阻断电压。进一步的，通过控制所述P型电荷补偿区2-3中掺杂量和周围的N型增强型积累区1-3的杂质量的差异，可以在采用更高的N型增强型积累区的杂质浓度的情况下，仍保持器件的阻断电压。例如如能将所述P型电荷补偿区2-3中掺杂量和周围的N型增强型积累区1-3的杂质量的差异量(绝对值)控制到小于等于P型电荷补偿区2-3中掺杂量的5%，也小于等于N型增强型积累区1-3中掺杂量的5%，N型增强型积累区的杂质浓度增加到大于等于3X1017atomS/Cm3，从而进一步减小器件的导通电阻。(在这种情况下，所述第一种导电类型的半导体增强型积累区的第一种导电类型的掺杂浓度大于或等于所述第一种导电类型的半导体漂移区的掺杂浓度的5倍；这样可以进一步提高了第一种导电类型的半导体增强型积累区和第一种导电类型的半导体漂移区中的杂质浓度和MOSFET的积累区的电阻，减低了器件的导通电阻。)
[0067]通过在N型的半导体增强型积累区之间1-3引入P型半导体电荷补偿区2-3，不仅可以实现该电荷补偿区与周围积累区的在反向偏压下进行耗尽，也可以实现该电荷补偿区
2-3与漂移区1-2在反向偏压下进行耗尽，从而可以提高了漂移区1-2的杂质浓度；另一方面，由于N型的半导体增强型积累区1-3与P型的半导体电荷补偿区2-3的横向耗尽，使得阻断状态下P型阱2-1与N型增强型积累区1-3和N型漂移区1-2形成的电场强度沿垂直于硅片表面方向的分布是一个梯形分布(不同于现有技术的三角形)，因此在得到同样的击穿电压时，也可以采用更高杂质浓度的N型漂移区1-2，从而进一步减小了器件的导通电阻。
[0068]通过在相邻的所述第一种导电类型的半导体增强型积累区之间的第二种导电类型的半导体电荷补偿区，在器件在开关过程中受到大电流冲击时，由于电荷补偿区扩大了器件的顶部第二种导电类型区与第一种导电类型漂移区的接触面积，并可以减小顶部第二种导电类型半导体阱区中心部分的电阻(采用离子注入形成第二种导电类型的半导体电荷补偿区，在该电荷补偿区之上的P阱区的横向中心线及其附近，会有离子注入，从而提高该区域的杂质浓度，减小电阻)，从而提高了器件的耐冲击能力。
[0069]在上面的说明中，任何一个区域的杂质浓度，指的都是该区域的某种导电类型杂质的净浓度，例如对P型的半导体电荷补偿区2-3，它的形成可以是在N型外延上通过注入P型杂质并扩散得到，那么上述说明中的P型半导体电荷补偿区2-3的杂质浓度就是注入形成的P型杂质减除N型外延中的N型杂质之后的值。在下面的说明中也同样。
[0070]实际器件制造中，由于离子注入后的离子分布是一种高斯分布，因此一个区域中的离子分布是有一定变化的。为了对本发明的主旨有更明确的说明，在上面说明中每一个区域的杂质浓度都简化到以一个数据代表。这在下面的说明中也同样。
[0071 ] 第一种实施例中，第一种导电类型的半导体增强型积累区的与沟槽低端平齐。
[0072]实施例二:
[0073]如图5所示，对实施例一的进一步的改进是，N型的半导体增强型积累区1-3的下端在沟槽3.的低端的上面，这样一方面增加了器件设计的灵活性
[0074]实施例三:
[0075]如图6所示，对实施例一的进一步的改进是，N型的半导体增强型积累区1-3的下端在沟槽3低端之下；通过调整该积累区的下端的位置，可以扩大高浓度的N型区的厚度，进一步减低导通电阻。
[0076]在实施例一到实施例三中，P型半导体电荷补偿区2-3可以透过所述N型半导体增强型积累区1-3的区域，与所述第一种导电类型的半导体漂移区直接接触；
[0077]实施例四
[0078]如图7所示，与实施例一，实施例二，实施例三不同的是:P型半导体电荷补偿区
2-3置于N型半导体增强型积累区1-3的区域之中，不与N型半导体漂移区1-2直接接触；这样提高了设计灵活性，并易于工艺实现。
[0079]实施例五
[0080]如图8所示，与实施例一到实施例四不同的是:P型半导体电荷补偿区2-3从N型半导体增强型积累区1-3的区域突出，进入所述N型半导体的漂移区1-2 ;由于突出的电荷补偿区增大了所述电荷补偿区与N型半导体漂移区的接触面积，提高了器件的抗冲击能力，同时提高了器件设计的灵活性。
[0081]实施例六
[0082]如图9所示，与实施例五不同的是:这里的接触孔8’深入到器件的硅里面，深度0.1-0.5微米，这样更易于在P型阱区2-1中心得到浓度高的P型区2-2，同时易于得到需要深度的P型的半导体电荷补偿区2-3，使得可以采用较低能量的离子注入实现同样深度的P型半导体电荷补偿区，减小了离子注入的工艺难度。由于P阱中心区浓度的提高，提高了器件的抗冲击能力。
[0083]本发明提供的第一种金属-氧化物半导体场效应晶体管的制造方法，包含下面步骤(参考图3):
[0084]步骤一、在N型半导体衬底1-1上淀积第一种导电类型的漂移区1-2，继续淀积一层作为第一种导电类型的半导体增强型积累区的外延层1-3，再继续淀积第一种导电类型的外延层到需要的厚度；
[0085]N型半导体衬底可以是CZ硅片，其中可以掺磷，或者砷等杂质。
[0086]步骤二、在步骤一形成的N型外延层上，通过光刻和刻蚀形成沟槽3，再淀积栅氧化膜4和多晶硅5，形成沟槽栅；
[0087]步骤三、通过离子注入和退火形成P型的半导体阱区2-1 ;
[0088]步骤四、通过光刻和离子注入形成N型的源区6，并通过光刻和离子注入形成P型的半导体电荷补偿区2-3;
[0089]步骤五、在硅片正面淀积介质膜，通过光刻刻蚀形成接触孔8，通过离子注入形成P型的半导体注入区2-2 ;之后淀积金属9，再通过光刻刻蚀在硅片正面形成栅电极和源电极；随后淀积介质膜并通过光刻刻蚀形成金属衬垫；
[0090]步骤六、对硅片进行背面减薄，在硅片背面淀积金属层10，形成漏电极。
[0091]本发明提供的第二种金属-氧化物半导体场效应晶体管的制造方法，包含下面步骤:
[0092]步骤一、在N型衬底1-1上淀积N型漂移区1-2，通过光刻和刻蚀形成沟槽3，再淀积栅氧化膜4和多晶硅5，形成沟槽栅；
[0093]步骤二、通过离子注入和退火形成P型半导体阱区2-1 ;
[0094]步骤三、通过光刻和离子注入形成N型源区6，并通过光刻和离子注入形成P型半导体电荷补偿区2-3 ;再通过光刻和离子注入形成N型半导体增强型积累区1-3 ;
[0095]步骤四、在硅片正面淀积介质膜7，通过光刻刻蚀形成接触孔8，通过离子注入形成一个P型半导体注入区2-2，之后淀积金属9，