Mosfet驱动器器件的制作方法

Mosfet驱动器器件的制作方法
【专利摘要】根据一个实施例，固态开关器件包括：高电压开关晶体管，该高电压开关晶体管包括源极、漏极和栅极并且适用于基于开关信号来切换高电压；以及开关驱动器电路，可操作地连接至高电压开关晶体管的，该开关驱动器电路包括低电压驱动器晶体管，该低电压驱动器晶体管包括源极、漏极和栅极，该号切换串联连接至高电压开关晶体管并且适用于将开关信号传送至高电压开关晶体管，其中高电压开关晶体源极在下地布置在低电压驱动器晶体管的漏极上方。
【专利说明】MOSFET驱动器器件

【技术领域】
[0001]本文所描述的实施例涉及包括MOSFET的固态功率开关，尤其涉及用于固态功率开关的驱动器结构。本文所描述的另外的实施例涉及用于驱动固态功率开关的方法。

【背景技术】
[0002]固态功率开关，尤其是场效应控制的开关器件诸如金属氧化物半导体场效应管(MOSFET)或绝缘栅双极型晶体管(IGBT)，已经用于各种应用，包括但不限于，在电源和功率转换器、电动汽车、空调、甚至可再生能源供应商使用的电网中用作开关。尤其是针对能够切换大电流并且/或者能够在高电压下工作的功率器件，可以基于驱动器电路的不同设计来控制在这类器件中的固态功率开关。
[0003]通常，这类驱动器电路在低电压区中工作，而固态功率开关在高电压下工作。此夕卜，包括在高功率开关器件中的驱动器电路设计用于控制具有正或负控制电压的固态开关。功率开关的栅极电压可以为正或者为负。传统地，驱动器电路连接至逻辑电路，该逻辑电路将控制信号提供给连接至相应逻辑电路的驱动器电路。通常，逻辑电路和驱动器电路均在低电压下工作。
[0004]不同的功能部件，诸如逻辑电路、驱动器电路和固态功率开关等，可以借由不同的技术而制造，产生不同片的半导体衬底。通常地，逻辑电路和驱动器电路为基于硅的，其中相应衬底直接连接至接地，例如以便例如改善相相应部件的冷却。对于基于硅的固态功率开关而言，可以采用垂直布置，其中漏极端子在背侧，而栅极/源极端子在正侧。对于更高的切换频率和更高的功率密度，可以使用基于宽带隙的固态功率开关，诸如SiC-JFET或者GaN-HEMT开关。这些器件可以设计为常通器件，对于给定的阻断电压和给定的导通电阻，与通常为常断器件的基于硅的可比较的固态功率开关器件相比，这些器件可以制造为芯片尺寸更小十数倍。由于在这些器件中流动的电流平行于衬底表面，所以这些器件可以设置为源极端子在衬底的背侧而栅极/漏极在衬底的正侧。为了在高电流工作期间实现高频率和有效冷却，需要具有低电感的短连接，需要在不同功能部件之间的大连接面积，并且还需要高集成度。
[0005]鉴于上述情况，需要改善用于高电压开关的驱动器结构。


【发明内容】

[0006]根据一个实施例，固态开关器件包括:高电压开关晶体管，包括源极、漏极和栅极，并且适用于基于开关信号来切换高电压；以及开关驱动器电路，可操作地连接至高电压开关晶体管，该开关驱动器电路包括低电压驱动器晶体管，该低电压驱动器晶体管包括源极、漏极和栅极，该低电压驱动器晶体管串联连接至高电压开关晶体管并且适用于将开关信号传送至高电压开关晶体管，其中高电压开关晶体管源极在下地布置在低电压驱动器晶体管的漏极之上。
[0007]根据一个实施例，固态开关器件包括:高电压开关晶体管，包括源极、漏极和栅极，并且适用于基于开关信号来切换高电压；以及集成逻辑开关驱动器电路，可操作地连接至高电压开关晶体管，该集成逻辑开关驱动器电路包括，适用于生成用于高电压开关晶体管的开关信号的逻辑电路、以及包括低电压驱动器晶体管的开关驱动器电路，该低电压驱动器晶体管包括源极、漏极和栅极，该低电压驱动器晶体管串联连接至高电压开关晶体管并且适用于将开关信号传送至高电压开关晶体管，其中高电压开关晶体管源极在下地布置在低电压驱动器晶体管的漏极之上。
[0008]根据一个实施例，半桥电路包括串联连接的至少两个固态开关器件，每个开关器件具有:高电压开关晶体管，适用于基于开关信号来切换高电压；以及开关驱动器电路，可操作地连接至高电压开关晶体管，该开关驱动器电路包括低电压驱动器晶体管，该低电压驱动器晶体管包括源极、漏极和栅极，该低电压驱动器晶体管串联连接至高电压开关晶体管并且适用于将开关信号传送至高电压开关晶体管，其中高电压开关晶体管源极在下地布置在低电压驱动器晶体管的漏极之上。
[0009]根据一个实施例，用于切换高电压的方法包括:生成开关信号；将开关信号施加于包括源极、漏极和栅极的低电压驱动器晶体管，将开关信号传送至高电压开关晶体管；以及，基于传送的开关彳目号，借由闻电压开关晶体管来切换闻电压，该闻电压开关晶体管串联连接至低电压驱动器晶体管并且源极在下地布置在低电压驱动器晶体管的漏极之上。
[0010]通过阅读下文的详细说明，并且通过查阅附图，本领域的技术人员将认识到其它的特征和优点。

【专利附图】

【附图说明】
[0011]附图中的部件未必按比例绘制，而是重在图示本发明的原理。此外，在附图中，类似的附图标号表示对应的零部件。在附图中:
[0012]图1为了解释高电压切换图示了包括单独的逻辑电路和驱动器电路的开关器件的方框图；
[0013]图2为了解释高电压切换图示了其中逻辑电路和驱动器电路被组合的电路系统的方框图；
[0014]图3根据实施例图示了由低电压驱动器晶体管和高电压开关晶体管组成的共源共栅连接的电路原理图；
[0015]图4根据实施例图示了用于控制高电压开关晶体管的集成逻辑驱动器电路；
[0016]图5根据实施例图示了连接至逻辑电路并且适用于控制高电压开关晶体管的开关驱动器电路；
[0017]图6根据实施例图示了包括集成逻辑开关驱动器电路的一种芯片封装的截面图；
[0018]图7根据实施例图示了包括用于半桥电路的低侧电路和高侧电路系统的集成逻辑开关驱动器电路的另一种芯片封装的截面图；
[0019]图8根据实施例图示了半桥电路的详细电路图；
[0020]图9根据实施例图示了半桥电路的详细电路图；以及
[0021]图10图示了与有源漂移区有关的电路细节。

【具体实施方式】
[0022]在下文的详细说明中对附图进行了参考，这些附图形成该说明书的一部分，在这些附图中，通过图示的方式示出了其中可以实践本发明的各个具体实施例。在这点上，参考此处所描述的附图的方位来使用定向术语，诸如，“顶”、“底”、“前”、“后”、“首”、“尾”、“侧”等。因为各个实施例的部件可以定位在多个不同的方位，所以定向术语的使用出于图示之目的，而非限制性的。要理解，也可以使用其它实施例，而且在不脱离本发明的范围的情况下可以做出结构上或逻辑上的改变。因此，以下的详细说明不应该被视为具有限制性意义，并且本发明的范围由所附权利要求书限定。本文所描述的各个实施例使用了特定语言，但是该特定语言不应该被解释为限制了所附权利要求书的范围。
[0023]现在将对各个实施例进行详细参考，附图中图示了这些实施例的一个或多个示例。每个示例通过解释的方式提供，不作为对本发明的限制。例如，作为一个实施例的一部分而图示或描述的特征可以用于其它实施例或与其它实施例相结合从而产生另一实施例。本发明旨在包括这类修改和变形。使用特定语言对示例进行描述，该特定语言不应该被解释为限制了所附权利要求书的范围。附图未按照比例制成，并且仅用作说明之目的。为清楚起见，如果没有其它说明，在不同附图中相同的元件或制造步骤由相同的附图标记表示。
[0024]在本说明书的上下文中，术语“M0S”(金属氧化物半导体)应该理解为包括更一般的术语“MIS”(金属绝缘体半导体)。例如，术语MOSFET (金属氧化物半导体场效应管)应该理解为包括具有栅极绝缘体(不为氧化物)的FET，即术语MOSFET分别用于含义为IGFET (绝缘栅极场效晶体管)和MISFET (金属绝缘体半导体场效应晶体管)的更一般的术语。要注意，电极材料并不限于金属，还可以使用任何其它的导电材料，该导电材料诸如是非晶或多晶硅材料、碳或任何其它半导体材料。
[0025]诸如金属氧化物半导体场效应管(MOSFET)或绝缘栅极双极型晶体管(IGBT)等场效应控制开关器件已经用于各种应用中，包括:用在电源以及功率转换器中的开关、电动汽车、空调、甚至立体声系统。尤其是针对能够切换大电流并且/或者能够在高电压下工作的功率器件，在导通状态下通常需要低电阻。例如，这意味着，对于待切换的给定电流，需要跨已接通FET两端的电压降(即，源极漏极电压)较低。另一方面，通常还需要使在FET断开或换向期间发生的损耗保持小，以使总损耗最小化。
[0026]本说明书中使用的术语“固态功率开关”旨在描述具有高电压和/或高电流切换能力的半导体器件。换言之，功率半导体器件旨在用于高电流，尤其是在安培范围或更高范围内的高电流。在本说明书中，术语“固态功率开关”、“固态开关器件”和“功率半导体器件”同义。
[0027]在本说明书的上下文中，其中反型沟道可以形成并且/或者反型沟道可以通过场效应控制的半导体区，还称为本体区。如本文中所用的，术语“芯片封装”旨在表示(内部)电路元件的整体，这些电路元件例如是电路部件，每个电路元件均集成在单个导体衬底上。因此，可以这样将这些电路部件设置在封装中，以便仅占用较小的空间并且仅需要提供少许端子用于内部连接和外部连接。
[0028]在本说明书中使用的术语“场效应”旨在描述在半导体区中“反型沟道”的电场介导(mediated)形成以及/或者对反型沟道的导电性和/或形状的控制。通常改变(即，反转)沟道区的导电类型以便在与沟道区相邻的相反导电类型的两个半导体区之间形成单极电流通路(常断晶体管)，或者在与沟道区相邻的相同导电类型的两个半导体区之间形成单极电流通路的中断(常通晶体管)。
[0029]在栅极电极和本体区之间高于阈值电压Vth时，在与介电区或介电层邻接的本体区的沟道区中由于场效应的作用，而形成并且/或者控制反型沟道。阈值电压Vth通常是指，在第一导电类型的可以形成晶体管结构的源极和漏极的两个半导体区之间开始单极电流流动所必需的最小栅极电压。对于常通晶体管，阈值电压可以由栅极电极和本体区之间的电压限定，保持该电压以便在第一导电类型的两个半导体区(即，晶体管结构的源极和漏极)之间提供导电通路。向常通晶体管施加低于阈值电压的电压会导致导电通路中断。
[0030]在本说明书的上下文中，术语“场效应结构”旨在描述这样的结构，其形成在半导体衬底或半导体器件中，并且具有通过介电区或介电层而至少与本体区绝缘的栅极电极。用于在栅极电极和本体区之间形成介电区或介电层的介电材料的示例包括但不限于:氧化娃(S12)、氮化娃(Si3N4)、氧氮化娃(S1xNy)、氧化错(ZrO2)、氧化钽(Ta2O5)、氧化钛(T12)和氧化铪(HfO2)。
[0031]在本说明书的上下文中，术语“栅极电极”旨在描述这样的电极，其位于紧挨着本体区之处，并且与本体区绝缘，并且配置以通过本体区形成并且/或者控制沟道区，该沟道区通常包括反型沟道。术语“电连接”(“electrical connect1n”和“electricallyconnected”)描述了两个元件之间的欧姆连接。
[0032]如本文所使用的，术语“半桥”或“半桥电路”旨在表示这样的电路结构，其中两个固态功率开关串联连接，连接端子为半桥输出端子。然后可以切换在输出端处呈现的输出电压，例如高电压电位和接地电位之间。该切换模式可以通过利用开关信号对两个固态功率开关进行相互控制来实现。为了避免短路，控制规程确保了两个固态功率开关中仅有一个固态功率开关开通，同时另一固态功率开关关断。
[0033]如本文所使用的，术语“共源共栅电路”旨在表示这样的电路结构，其中两个晶体管串联连接，并且其中这两个晶体管中的其中一个晶体管的栅极端子可以用作控制端子，用于接通(switch through)由两个晶体管串联连接表示的导电通路。
[0034]根据本文所描述的各个实施例，开关器件能够切换和控制高电压和高电流。开关器件可以由组合式逻辑驱动器电路控制。如在本文中所用的，术语“集成逻辑开关驱动器电路”旨在表示这样的集成电路系统，其包括逻辑电路和开关驱动器电路两者的电路部件。
[0035]根据本文所描述的各个实施例，逻辑驱动器电路可以在低电压区中工作，其中连接至逻辑驱动器电路的高电压开关晶体管可以在高电压下工作。因此，为低电压设计的电路部件可以组合在集成逻辑开关驱动器电路中。
[0036]参照图1，为了解释高电压开关，图示了包括独立存在的逻辑电路和驱动器电路的开关器件的方框图。增强型η沟道高电压开关晶体管101’由栅极电压402控制，该增强型η沟道高电压开关晶体管101’的漏极端子连接至漏极端子401处的漏极电位，而其源极端子连接至接地105。栅极电压402由独立存在的驱动器电路102提供。对于所提供的相对于接地电位105的并且大于预定阈值的正栅极电压402，η沟道高电压开关晶体管101’可以接通，使得在其漏极端子(开关端子401)及其源极端子(接地105)之间建立导电通路。
[0037]根据图1中图示的电路结构，η沟道高电压开关晶体管101’为增强型场效应晶体管(FET)，即常断晶体管元件。图1所示的驱动器电路102连接至适用于为高电压开关晶体管101’提供开关信号的逻辑电路103。因此，可以基于开关信号接通高电压。
[0038]现参照图2，为了解释高电压开关，图示了其中逻辑电路和驱动器电路被组合的电路系统的方框图。如图所示，驱动器电路102和逻辑电路103集成在单个逻辑驱动器电路300中。栅极电压402再一次用作用于控制高电压开关晶体管101’的信号，该控制信号以在预定阈值电压Vth之上的适当电压电平的形式存在。在晶体管的栅极电极和本体区之间在阈值电压Vth之上时，在本体区的沟道区中由于场效应的作用而形成并且/或者控制反型沟道。
[0039]图1和图2中图示的电路装置均涉及对增强模式高电压开关晶体管的控制。因此，该类型的η沟道场效应晶体管的控制电压提供有相对于接地105的正栅极电位。
[0040]参照图3，图示了根据可以与本文所描述的其它实施例组合的实施例的一种包括两个场效应晶体管的共源共栅电路200。共源共栅电路200包括高电压开关晶体管101和低电压驱动器晶体管104。高电压开关晶体管101串联连接至低电压驱动器晶体管104。因此，低电压驱动器晶体管104的漏极端子在互连端子106处连接至高电压开关晶体管101的源极端子。高电压开关晶体管101的漏极端子连接至开关端子401，该开关端子401可以连接至待切换的高电压。高电压开关晶体管101的栅极端子连接至接地105，而低电压驱动器晶体管104的栅极端子连接至控制端子107，可以通过该控制端子107提供控制信号113。如下文参照图4的解释，控制信号113可以由在低电压区工作的开关驱动器电路生成。
[0041]在图3图示的示例性实施例中，低电压驱动器晶体管104为场效应增强模式晶体管。因此，根据该实施例的低电压驱动器晶体管104处于常断状态，并且可以通过在控制端子107处施加正栅极源极电压Vgsl来接通低电压驱动器晶体管104。如果低电压驱动器晶体管104接通，那么该晶体管的漏极源极电压Vdsl处于最小值。因此，互连端子106处的电位接近接地电位105。这又反过来使高电压开关晶体管101的栅极源极电压Vgs2近似为零。通常，为逻辑电路提供的低电压区包括高达5伏特的范围，而为驱动器电路提供的低电压区包括从10伏特至20伏特的范围，而高电压区可以扩展高达从40伏特至1000伏特以及更高的范围。
[0042]根据可以与本文所描述的其它实施例组合的一个实施例，高电压开关晶体管101可以设置为耗尽型场效应晶体管，即常通晶体管。根据另一修改例，高电压开关晶体管101选自由 MOSFET、MISFET, IGFET, IGBT, JFET, HEMT, FINFET 或纳米管器件组成的组。
[0043]根据可以与本文所描述的实施例组合的其它实施例，高电压开关晶体管104可以包括以下材料或其组分中的一个:S1、S1、SiN、Ge、Ga、Al、GaAs、GaN、C、In、InP、SiC、HfO。
[0044]可以通过将负栅极源极电压Vgs2施加在高电压开关晶体管101的栅极端子，来使得根据一个实施例的高电压开关晶体管101断开，即，如果施加在其栅极端子的电位相对于施加在其源极端子的电位为负，那么设置为耗尽型晶体管的高电压开关晶体管101进入关断状态。因此，虽然晶体管101的栅极端子保持连接至接地105，但是高电压晶体管101可以因为源极端子(即，互连端子106)上升至相对于接地105为正的电位而断开。
[0045]另一方面，由于低电压驱动器晶体管104设置为场效应增强模式晶体管即常断晶体管，因而共源共栅电路200的控制端子107可以用于控制高电压开关晶体管101。共源共栅电路200的控制端子连接至低电压驱动器晶体管104的栅极端子。高电压开关晶体管101的栅极端子连接至低电压驱动器晶体管104的源极端子并且连接至接地电位105。
[0046]图4图示了根据可以与本文所描述的其它实施例组合的一个实施例的一种包括驱动器电路结构的开关器件100。该电路结构包括本文上文已经参照图3所描述的高电压开关晶体管101和低电压驱动器晶体管104。
[0047]低电压驱动器晶体管104可以包括并联连接至其源极漏极导电通路的保护二极管108 (体二极管)，其中该二极管的阳极端子A连接至驱动器晶体管104的源极并且阴极端子C连接至驱动器晶体管104的源极。保护二极管108可以由齐纳二极管表示，并且可以用于保护低电压驱动器晶体管104免受过电压。根据可以与本文的其它实施例组合的一个可选实施例，保护二极管可以形成为低电压驱动器晶体管104的体二极管。
[0048]然后可以由在场效应晶体管(FET)的相应的漂移区以及体区之间的pn结形成所称谓的体二极管108。由于固有的体二极管的作用，FET可以仅在一个方向上而非两个方向上阻断电流。
[0049]此外，图4所示的电路结构包括可以在低电压区工作的集成逻辑开关驱动器电路302和高电压开关晶体管101。在本说明的上下文中的术语“集成”应理解为设置在相同芯片上(例如设置在同一块硅上，例如设置在单个半导体衬底上)的电路元件的布置。如本文已近关于图3描述的，可以为常通晶体管并且可以需要负栅极源极电压以便阻断其源极漏极通路的高电压开关晶体管101，可以相对于集成逻辑开关驱动器电路302分开地布置。根据另一修改例，图5所示的开关驱动器电路301、逻辑电路103和/或低电压驱动器晶体管104可以单片地集成在单个半导体部件中，例如集成在单个半导体衬底上。
[0050]集成逻辑开关驱动器电路302可以包括在相同芯片上的低电压驱动器晶体管104。因此，可以在集成逻辑开关驱动器电路302内内部地生成用于低电压驱动器晶体管的控制信号113。从而，可以将在低电压区中的电压施加至控制端子107，即低电压可以用作适用于使低电压驱动器晶体管104接通的正栅极源极电位。虽然未在图4中示出，但是集成逻辑开关驱动器电路302可以进一步包括适用于提供控制低电压驱动器晶体管104的控制信号113的逻辑电路系统。
[0051]图5图示了根据可以与本文所描述的实施例组合的另一实施例的一种高电压开关器件100。与本文上文关于图4所描述的开关器件100相似，图5中示出的高电压开关器件100包括在低电压区中工作的集成电路部件，即集成开关驱动器电路301。作为图4中的电路结构的修改例，逻辑电路103与开关驱动器电路301分开布置，并且可操作地连接至开关驱动器电路301。除此之外，或可选地，开关驱动器电路301、逻辑电路103和/或低电压驱动器晶体管104可以单片地集成至单个半导体部件中。
[0052]在连接至低电压驱动器晶体管104的栅极端子的控制端子107处，可以施加由集成开关驱动器电路301提供的合适的控制信号113。控制信号113的生成可以基于借由逻辑电路103而生成的信号。图5所示装置的剩余电路功能与根据关于图4所做说明的电路布置的功能相似，为了避免冗余说明，此处省略了对其的解释。
[0053]图6图示了根据可以与本文所描述的其它实施例组合的一个实施例的一种半导体芯片封装400的垂直截面图。半导体芯片封装400的基座由引线框架LF提供，开关驱动器电路301或集成逻辑开关驱动器电路302被布置到该基座上。
[0054]固态开关器件100的集成逻辑开关驱动器电路302和/或低电压驱动器晶体管104可以单片地集成在单个半导体部件中。术语“固态开关器件”表示一种电功率开关，并且旨在描述一种具有高电压和/或高电流的切换能力的在单个半导体衬底上的半导体器件。功率半导体器件旨在用于高电流，通常是在安培范围或更高范围内的高电流。在本说明书中，术语“固态功率开关”、“固态开关器件”和“功率半导体器件”同义。
[0055]根据可以与本文所描述的其它实施例结合的一个实施例，集成逻辑开关驱动器电路302和高电压开关晶体管101可以包括横向结构。这样，可以提供一种具有布置在彼此之上的两个横向电路元件的半导体芯片封装400。在横向技术中，电路元件可以设置有位于元件的下侧的源极连接。该布置能够实现堆叠(stack)结构的设计，其中上电路元件可以“源极在下”地安装在下电路元件之上。因此，逻辑开关驱动器电路302的漏极焊盘DP、高电压开关晶体管101的源极焊盘SP、晶体管本体、以及高电压开关晶体管101的漏极焊盘DP可以在垂直方向上布置在彼此之上。换言之，逻辑开关驱动器电路302和高电压开关晶体管101可以设置为堆叠，例如设置为单个半导体衬底。逻辑开关驱动器电路302直接布置到引线框架LF上。高电压开关晶体管101的栅极G连接至设置在逻辑开关驱动器电路302的上表面上的栅极焊盘GP。换言之，可以提供一种高电压开关晶体管在集成逻辑开关驱动器电路302上的“背负式(piggy-back) ”结构。高电压开关晶体管101的源极金属化结构(源极焊盘)SP可以设置为与设置在集成逻辑开关驱动器电路302的上侧上的漏极焊盘DP直接电接触。集成逻辑开关驱动器电路302可以包括适用于输入电信号和/或比特流的一个或多个输入端子303，该电信号和/或比特流稍后可以由包括在集成逻辑开关驱动器电路302中的逻辑电路处理。因此，可以生成控制信号113，并且将其输入至低电压驱动器晶体管104的控制端子(见图5)。
[0056]因此，图6所描绘的芯片结构的有益效果在于，在集成逻辑开关驱动器电路302的芯片上仅需要两个焊盘，即:栅极焊盘GP，用于连接高电压开关晶体管101的栅极；以及低电压驱动器晶体管104的漏极焊盘DP，高电压开关晶体管101的源极焊盘可以连接至其。因此，高电压开关晶体管101可以通过低电压驱动器晶体管104，而直接安装到集成逻辑开关驱动器电路302上。换言之，如图6所阐明，高电压开关晶体管101可以作为一种“源极在下”电路元件直接布置在低电压驱动器晶体管104的漏极焊盘DP之上。此外，集成逻辑开关驱动器电路302可以设置为“源极在下”电路元件，使得均以横向技术的方式设置的两个“源极在下”电路元件布置在彼此之上。
[0057]虽然未在图6中示出，但是集成逻辑开关驱动器电路302可以由开关驱动器电路301代替，这在图5中已表明。然后，开关驱动器电路301可以设置有一个或多个额外的连接端子，诸如输入端子303。作为一个示例，适用于连接例如图5中表明的独立逻辑电路103的一个输入端子303在图6中示出。
[0058]应注意的是，高电压开关晶体管101以及开关驱动器电路301或集成逻辑开关驱动器电路302形成单个半导体芯片封装400，例如单片式电子电路部件，例如在单个半导体衬底上的部件。单个半导体芯片封装400包括外部可接触到的连接端子，该连接端子表示为但不限于漏极电极DE、连接至接地的引线框架LF、以及可选的输出电极OE (输出焊盘)。此处应注意，开关驱动器电路301、逻辑电路103和/或低电压驱动器晶体管104可以单片地集成在单个半导体部件中。
[0059]由于芯片封装装置所用的横向技术的效果，在开关驱动器电路301和集成逻辑开关驱动器电路302处仅需要分别设置栅极焊盘GP和漏极焊盘DP，以便将电路301、302连接至高电压开关晶体管101。开关驱动器电路301和集成逻辑开关驱动器电路302分别可以键合至相同的引线框架LF上。
[0060]图7图示了根据可以与本文所描述的其它实施例组合的一个实施例的另一种半导体芯片封装的截面图。图7所示的半导体芯片封装500包括半桥电路系统的电路部件，即在单个半导体衬底上设置两个高电压开关晶体管101。因此，半桥半导体芯片封装500包括布置在半桥低侧LS处的低侧电路部件和布置在半桥高侧HS处的高侧电路部件。此处应注意，由于横向芯片设计技术的效果，整个半桥电路系统可以实现为系统级封装部件。根据可以与本文所描述的其它实施例组合的一个实施例，集成逻辑开关驱动器电路302和高电压开关晶体管101可以包括横向结构。这样，可以提供一种具有布置在彼此之上的横向电路元件的半导体芯片封装500。因此，相应高电压开关晶体管101的源极金属化结构(源极焊盘)SP可以设置为与设置在集成逻辑开关驱动器电路302的上侧上的相应漏极焊盘DP直接电接触，集成逻辑开关驱动器电路又可以设置在单个半导体衬底上。
[0061]低侧电路部件LS和高侧电路部件HS两者都可以布置到单独的引线框架LF上或者布置到共用的引线框架LF上。低侧芯片封装部LS的漏极焊盘DP连接至可以从半桥半导体芯片封装500外部接触到的输出电极0E，其中高侧芯片封装部HS的漏极焊盘DP连接至也可以从半桥半导体芯片封装500外部接触到的漏极电极DE。
[0062]如图7所示，提供一种半导体芯片封装500的横向结构，即，逻辑开关驱动器电路302的漏极焊盘DP、高电压开关晶体管101的源极焊盘SP、晶体管本体、以及高电压开关晶体管101的漏极焊盘DP在垂直方向上布置在彼此之上。逻辑开关驱动器电路302直接布置到引线框架LF上。高电压开关晶体管101的栅极G连接至设置在逻辑开关驱动器电路302的上表面上的栅极焊盘GP。
[0063]进一步地，低侧电路系统LS和高侧电路系统HS的芯片封装布置分别对应于本文上文关于图6所描述的半导体芯片封装400。参照图7，根据可以与本文所描述的其它实施例组合的一个实施例，半桥半导体芯片封装500的截面图可以设计为单芯片封装，该封装包括用于半桥电气装置的低侧电路系统LS和高侧电路系统HS的集成逻辑开关驱动器电路
302。除去高电压开关晶体管101之外，图示的固态开关器件可以制造在单芯片封装中，即在包括集成逻辑开关驱动器电路302的引线框架LF上。换言之，开关驱动器电路301、逻辑电路103和/或低电压驱动器晶体管104可以单片地集成在单个半导体部件中，例如在单个半导体衬底上。
[0064]虽然未在图7中示出，但是集成逻辑开关驱动器电路302可以由开关驱动器电路301单独地代替，这在图5中已表明。然后，开关驱动器电路301或集成逻辑开关驱动器电路302可以设置有适用于连接其它电路部件的一个或多个额外的输入端子303。
[0065]这里要注意，高电压开关晶体管101和开关驱动器电路301或者集成逻辑开关驱动器电路302可以形成单个半导体芯片封装400，例如单片式电子电路部件。单个半导体芯片封装400包括外部可接触到的连接端子，该连接端子表示为但不限于漏极电极DE、连接至接地的引线框架LF、可选的输出电极OE (输出焊盘)、以及可选的一个或多个输入端子
303。
[0066]由于芯片封装装置所用的横向技术的效果，在开关驱动器电路301和集成逻辑开关驱动器电路302处仅需要分别设置栅极焊盘GP和漏极焊盘DP，以便将电路301、302连接至相应的高电压开关晶体管101。开关驱动器电路301和集成逻辑开关驱动器电路302分别可以键合至引线框架LF上。
[0067]图8以详细的电路图图示了根据可以与本文所描述的其它实施例组合的实施例的开关器件100的一种可能应用。图8描绘了具有高侧电路系统HS和低侧电路系统LS的半桥电路202的装置图。低侧LS和高侧HS电路部件以相似的方式布置。此外，两个高电压开关晶体管101-LS、101-HS分别经由专用端子，即关联的栅极焊盘GP、源极焊盘SP和漏极焊盘DP，分别连接至低侧电路系统LS和高侧电路系统HS。在虚线内的电路系统表示本文上文已经关于图7描述的半桥半导体芯片封装500。
[0068]半桥半导体芯片封装500包括逻辑电路103和电平移位器201。电平移位器将低电压驱动器晶体管104-LSU04-HS的相应栅极电连接至逻辑电路103。由于逻辑电路103相对于对应于低侧驱动器晶体管104-LS的源极电位的接地105而工作，所以电平移位器201用于将在逻辑电路103的输出处出现的电压移位至在低侧驱动器晶体管104-LS和高侧驱动器晶体管104-HS相应的栅极处所需的电压。因此，电平移位器201可以将合适的控制信号113提供给在低侧电路系统LS和高侧电路系统HS处的低电压驱动器晶体管104-LS、104-HS两者。原因在于，栅极电压应该是相对于相应晶体管的源极限定的，并且源极端子处的电压可以与漏极端子处的电压明显不同。
[0069]除此之外，半桥半导体芯片封装500在低侧LS处以及在高侧HS处均包括有源漂移区电路系统ADZ。有源漂移区ADZ可以包括预定数量的漂移区晶体管(在图8中描绘的装置中，该数量为3个)，每个漂移区晶体管具有在第一连接端子和第二连接端子之间的负载通路。漂移区晶体管的相应负载通路串联连接至关联的用于低侧LS的低电压驱动器晶体管104-LS和用于高侧HS的低电压驱动器晶体管104-HS的负载通路。
[0070]漂移区晶体管中的每一个具有连接至之前的漂移区晶体管的源极端子的栅极端子。源极分别连接至低电压驱动器晶体管104-LS或104-HS的漏极端子的漂移区晶体管具有分别连接至低电压驱动器晶体管104-LS或104-HS的源极端子的栅极端子。
[0071]因此，低侧开关电路系统LS和高侧开关电路系统HS的电压阻断能力和导通电阻(Ron)两者分别基于高电压开关晶体管101-LS、101-HS以及关联的有源漂移区ADZ的电压阻断能力和导通电阻(Ron)。
[0072]连接至外部电路部件的半桥半导体芯片封装500的连接端子由接地端子105和用于两个高电压开关晶体管101-LS、101-HS的连接端子表示，即两个栅极焊盘GP、两个源极焊盘SP和两个漏极焊盘DP。从而，低侧电路系统LS的栅极焊盘GP表示半桥接地端子，低侧电路系统LS的漏极焊盘DP表示半桥输出端子204，而高侧电路系统HS的漏极焊盘DP表示半桥高电压端子205。
[0073]再次参照图7，半桥输出端子204对应于本文上文关于图7所描述的输出电极OE，半桥接地端子203 (半桥源极端子)对应于图7所示的引线框架LF的连接，并且半桥高电压端子205对应于图7的漏极电极DE。
[0074]图9图示了根据可以与本文所描述的其它实施例组合的又一实施例的一种半桥电路202的详细电路图。如图9所示，提供了布置在半桥电路202中的高电压半导体开关器件的一个示例性应用。半桥电路202对应于图8所描绘的电路装置。
[0075]高侧开关器件HS和低侧开关器件LS组合以形成半桥电路202。如图8中已经描绘的，提供半桥电路202的输出端子204的切换的两个高电压开关晶体管101-LS和101-HS，相对于本文关于图7所论述的集成逻辑开关驱动器电路302而布置在外部。因此，借助相应的过孔109，提供低侧高电压开关晶体管101-LS的漏极端子、栅极端子、源极端子至集成逻辑开关驱动器电路302的连接以及高侧高电压开关晶体管101-HS的漏极端子、栅极端子、源极端子至集成逻辑开关驱动器电路302的连接。这样，高电压开关晶体管101-HS的源极端子连接至高侧低电压驱动器晶体管104-HS的漏极端子，栅极端子连接至半桥输出端子204，而漏极端子连接至半桥高电压端子205。
[0076]高侧HS和低侧LS放大器/逻辑线路103"分别设置有第一电源电压111和第二电源电压112。低侧开关电路和高侧开关电路可以由η型增强FET表示。此外，低侧LS处的高电压开关晶体管101-LS的源极端子连接至低侧处的低电压驱动器晶体管104-LS的漏极端子，栅极端子连接至半桥接地端子203，而漏极端子连接至半桥输出端子204。
[0077]再次参照图7，半桥输出端子204对应于本文上文关于图7所描述的输出电极OE，半桥接地端子203 (半桥源极端子)对应于图7所示的引线框架LF的连接，而且半桥高电压端子205对应于图7中的漏极电极DE。
[0078]图10图示了根据实施例的与有源漂移区ADZ相关的电路细节。有源漂移区ADZ包括预定数量的漂移区晶体管(在图8所描绘的装置中，该数量为3个，而在图10所描绘的设置中，该数量为5个)，每个漂移区晶体管具有在第一连接端子和第二连接端子之间的负载通路。关于图9和图10,有源漂移区ADZ可以由单个晶体管电路符号ADZ表不。
[0079]漂移区晶体管的相应负载通路串联连接至图9所示的关联的低电压驱动器晶体管104-LSU04-HS的负载通路。漂移区晶体中的每一个具有连接至之前的漂移区晶体管的源极端子的栅极端子。其源极连接至低电压驱动器晶体管104-LSU04-HS的漏极端子的漂移区晶体管，具有连接至低电压驱动器晶体管104-LSU04-HS的源极端子的栅极端子。
[0080]进一步地，关于图9和图10，低电压开关晶体管104-LS、104_HS可以包括并联连接至其源极漏极通路的体二极管108，其中体二极管108的阳极连接至晶体管104-LSU04-HS的源极，而阴极连接至晶体管104-LS、104-HS的漏极。晶体管和体二极管108的组合电路可以由在图10中由附图标记104表示的单个电路符号表示。
[0081]为了减少在源极焊盘SP和漏极焊盘DP之间的负载通路的电阻，高电压开关晶体管101-LSU01-HS并联连接至漂移区晶体管ADZ。因此，ADZ漂移区晶体管可以与低电压晶体管104-LSU04-HS —起用于限定每个端子处的相对电压，并且用于控制切换行为，而高电压开关晶体管101-LSU01-HS减少电路的总电阻。使用ADZ结构的有益效果在于，其可以作为横向布置的单片集成半桥而实施在例如由硅制成的单个半导体衬底上。该布置可以以源极在下结构来设置。晶体管101-LS、101-HS可以设置为低欧姆器件，然而ADZ晶体管的尺寸可以小，即可以设置为高欧姆器件，因为高电压通路的电阻和电容主要由高电压晶体管101-LS、101-HS限定。此外，高电压晶体管101-LS、101-HS可以设置为宽带隙半导体，与类似的基于硅的低欧姆器件相比，其尺寸减小。可以通过向相应的低电压驱动器晶体管104-LSU04-HS的栅极端子施加合适的电压即合适的控制信号113，而开通或关断漂移区晶体管ADZ的串联连接。
[0082]有鉴于此，一种用于切换高电压的方法因此包括:生成开关信号；将开关信号施加于包括源极、漏极和栅极的低电压驱动器晶体管；将开关信号传送至高电压开关晶体管；以及，基于传送的开关?目号，借由闻电压开关晶体管来切换闻电压，该闻电压开关晶体管串联连接至低电压驱动器晶体管并且源极在下地布置在低电压驱动器晶体管的漏极之上。
[0083]空间相关术语，诸如“之下”、“下方”、“下”、“之上”、“上”等，出于方便说明之目的，用于解释一个元件相对于第二元件的位置。这些术语旨在涵盖器件的除了附图所示方位之外的不同方位。进一步地，诸如“第一”、“第二”等的术语还可以用于描述各种元件、区和部段等，而非旨在限制。贯穿本说明，类似的术语表示类似的元件。
[0084]如本文所使用的，“具有”、“包含”、“包括”等术语为开放式的术语，其表明存在所表述的元件或特征，但不排除存在其它的元件或特征。冠词“一”、“一个”和“该”旨在包括单数形式和复数形式，除非本文另有明确说明。
[0085]考虑到上述变化和应用的范围，应理解，本发明不受前述说明的限制，也不受附图的限制。而是，本发明仅受以下权利要求书及其法律等同的限制。
[0086]上文的书面说明使用了包括最佳模式的具体实施例来公开本发明，并且还使得本领域的技术人员能够实现并使用本发明。虽然已经从各个具体实施例的角度对本发明进行了描述，但是本领域的技术人员要认识到，可以在不背离权利要求书的精神和范围的情况下，通过修改来实践本发明。尤其是，上述实施例的相互非排他的特征可以彼此组合。专利范围由权利要求书限定，并且可以包括本领域技术人员已知的其它示例。如果这类其它示例具有并非与权利要求书中的文字语言不同的结构元件，或者如果这类其它示例包括与权利要求书的文字语言无本质区别的等效结构元件，那么这类其它示例旨在落入权利要求书的范围内。
[0087]应理解，本文所描述的各种示例实施例的特征可以彼此组合，除非另有明确说明。
[0088]虽然本文已经对具体实施例进行了图示和描述，但是本领域的技术人员将理解，多种可选的和/或等效的实施方式可以在不背离本发明的范围的情况下，取代本文所图示并且描述的具体实施例。本申请旨在涵盖本文所论述的各个具体实施例的任意改变和变化。因此，本发明旨在仅由权利要求书及其等同限制。
【权利要求】
1.一种固态开关器件，包括: 高电压开关晶体管，包括源极、漏极和栅极，并且适用于基于开关信号来切换高电压；以及 开关驱动器电路，可操作地连接至所述高电压开关晶体管，所述开关驱动器电路包括低电压驱动器晶体管，所述低电压驱动器晶体管包括源极、漏极和栅极，所述低电压驱动器晶体管串联连接至所述高电压开关晶体管并且适用于将所述开关信号传送至所述高电压开关晶体管，其中所述高电压开关晶体管源极在下地布置在所述低电压驱动器晶体管的所述漏极之上。
2.根据权利要求1所述的固态开关器件，进一步包括可操作地连接至所述低电压驱动器晶体管并且适用于提供所述开关信号的逻辑电路。
3.根据权利要求1所述的固态开关器件，其中所述高电压开关晶体管和所述低电压驱动器晶体管电连接为共源共栅电路。
4.根据权利要求1所述的固态开关器件，其中所述高电压开关晶体管为场效应耗尽模式晶体管。
5.根据权利要求1所述的固态开关器件，其中所述高电压开关晶体管选自由MOSFET、MISFET, IGFET, IGBT, JFET, HEMT, FINFET 或纳米管器件组成的组。
6.根据权利要求1所述的固态开关器件，其中所述低电压驱动器晶体管为场效应增强模式晶体管。
7.根据权利要求1所述的固态开关器件，其中所述低电压驱动器晶体管选自由MOSFET, MISFET, IGFET, IGBT, JFET, HEMT, FINFET 或纳米管器件组成的组。
8.根据权利要求1所述的固态开关器件，其中所述开关驱动器电路和所述高电压开关晶体管设置为堆叠。
9.根据权利要求1所述的固态开关器件，其中所述开关驱动器电路设置为单个半导体芯片封装。
10.根据权利要求1所述的固态开关器件，其中所述高电压开关晶体管包括以下材料或其合成物中的一个:S1、S1、SiN、Ge、Ga、Al、GaAs、GaN、C、In、InP、SiC、HfO0
11.一种固态开关器件，包括: 高电压开关晶体管，包括源极，漏极和栅极，并且适用于基于开关信号来切换高电压；以及 集成逻辑开关驱动器电路，可操作地连接至所述高电压开关晶体管，所述集成逻辑开关驱动器电路包括适用于生成用于所述高电压开关晶体管的开关信号的逻辑电路、以及包括低电压驱动器晶体管的开关驱动器电路，所述低电压驱动器晶体管包括源极、漏极和栅极，所述低电压驱动器晶体管串联连接至所述高电压开关晶体管并且适用于将所述开关信号传送至所述高电压开关晶体管，其中所述高电压开关晶体管源极在下地布置在所述低电压驱动器晶体管的所述漏极之上。
12.根据权利要求11所述的固态开关器件，其中所述高电压开关晶体管和所述低电压驱动器晶体管电连接为共源共栅电路。
13.根据权利要求11所述的固态开关器件，其中所述高电压开关晶体管为场效应耗尽模式晶体管。
14.根据权利要求11所述的固态开关器件，其中所述高电压开关晶体管选自由MOSFET, MISFET, IGFET, IGBT, JFET, HEMT, FINFET 或纳米管器件组成的组。
15.根据权利要求11所述的固态开关器件，其中所述低电压驱动器晶体管为场效应增强模式晶体管。
16.根据权利要求11所述的固态开关器件，其中所述低电压驱动器晶体管选自由MOSFET, MISFET, IGFET, IGBT, JFET, HEMT, FINFET 或纳米管器件组成的组。
17.根据权利要求11所述的固态开关器件，其中所述集成逻辑开关驱动器电路和所述高电压开关晶体管设置为堆叠。
18.根据权利要求11所述的固态开关器件，其中所述集成逻辑开关驱动器电路设置为单个半导体芯片封装。
19.一种半桥电路,包括: 串联连接的至少两个固态开关器件，每个开关器件具有: 高电压开关晶体管，适用于基于开关信号来切换高电压；以及开关驱动器电路，可操作地连接至所述高电压开关晶体管，所述开关驱动器电路包括低电压驱动器晶体管，所述低电压驱动器晶体管包括源极、漏极和栅极，所述低电压驱动器晶体管串联连接至所述高电压开关晶体管并且适用于将所述开关信号传送至所述高电压开关晶体管，其中所述高电压开关晶体管源极在下地布置在所述低电压驱动器晶体管的所述漏极之上。
20.根据权利要求19所述的半桥电路，其中至少一个所述固态开关器件包括有源漂移区。
【文档编号】H03K17/78GK104348461SQ201410378499
【公开日】2015年2月11日 申请日期:2014年8月1日 优先权日:2013年8月2日
【发明者】R·威斯, A·桑德斯 申请人:英飞凌技术德累斯顿有限责任公司