多层印刷电路板及其芯板的制作方法

本申请涉及一种多层印刷电路板及其芯板。

背景技术：

多层印刷电路板（Print Circuit Board, PCB）通常包括至少两层芯板（core board）与设置于至少两层芯板之间的半固化片(prepreg, PP)层。所述至少两层芯板上一般设置有铆钉孔及对位标记，在制造所述多层印刷电路板时，先将所述至少两层芯板与所述半固化片层层叠并通过对位标记对齐设置，通过铆钉对准并穿过所述至少两层芯板的铆钉孔从而将所述至少两层芯板与所述半固化片层铆合定位。

然而，上述多层印刷电路板的制造过程中，所述芯板与所述半固化片层之间容易相对滑动而发生位置偏移，进一步导致所述至少两个芯板的铆钉孔也无法对齐而发生位置偏移，从而使得铆接后的多层印刷电路板容易发生品质不良的问题，而重新铆接也导致制程效率的降低与制程成本的增加。此外，现有多层印刷电路板的对位标记也难于获知铆接后的多层印刷电路板的各芯板之间的偏移值，进而无法依据偏移值调整后续多层印刷电路板的铆合制程，改善层间偏移。

技术实现要素：

为解决现有技术多层印刷电路板的制造过程中芯板与半固化片层之间容易相对滑动而发生位置偏移的技术问题，有必要提供一种可以改善上述技术问题的多层印刷电路板。

一种多层印刷电路板，其包括至少两层芯板、夹于相邻两层芯板之间的半固化片层及铆钉，所述至少两层芯板均包括基板及贯穿所述基板的铆钉孔，所述铆钉穿过所述至少两层芯板的铆钉孔将所述至少两层芯板及所述夹于所述至少两层芯板之间的半固化片层固定，所述基板在所述铆钉孔边缘还设置有防偏移层，所述防偏移层接触所述半固化片层。

作为一种优选实施方式，所述防偏移层为金属层。

作为一种优选实施方式，所述防偏移层为铜层。

作为一种优选实施方式，所述防偏移层为矩形，所述铆钉孔位于所述矩形的中央。

作为一种优选实施方式，所述至少两层芯板还包括对位检测环，所述至少两层芯板的对位检测环同轴设置且半径不同。

作为一种优选实施方式，所述芯板的数量为多个，每两个芯板之间设置有所述半固化片层，所述多个芯板的对位检测环的半径沿所述多个芯板的堆叠方向逐渐增大或逐渐减小。

作为一种优选实施方式，任意相邻两个芯板之间的对位检测环的半径差值不变。

一种多层印刷电路板的芯板，其包括基板及贯穿所述基板的铆钉孔，所述基板在所述铆钉孔边缘还设置有防偏移层，所述防偏移层用于接触外部接触层。

作为一种优选实施方式，所述防偏移层为金属层。

作为一种优选实施方式，所述防偏移层为铜层。

作为一种优选实施方式，所述防偏移层为矩形，所述铆钉孔位于所述矩形的中央。

与现有技术相比较，本申请提供的多层印刷电路板及其芯板的基板在所述铆钉孔边缘设置了所述防偏移层，所述防偏移层与所述半固化片层相接触，用以在所述至少两层芯板通过所述铆钉进行铆合时对所述半固化片层进行抓牢，从而减小所述芯板与所述半固化片层之间的层间偏移，进而改善所述至少两个芯板的铆钉孔无法对准的问题，以及改善现有多层印刷电路板容易发生的品质不良、制程效率的较低与制程成本较高的问题。

本申请还可以提供一种多层印刷电路板，其包括多层芯板、夹于相邻两层芯板之间的半固化片层及铆钉，所述至少两层芯板均包括基板及贯穿所述基板的铆钉孔，所述铆钉穿过所述至少两层芯板的铆钉孔将所述至少两层芯板及所述夹于所述至少两层芯板之间的半固化片层固定，每层芯板还包括对位检测环，所述多个芯板的对位检测环的半径沿所述多个芯板的堆叠方向逐渐增大或逐渐减小，且所述多层芯板的任意相邻两个芯板之间的对位检测环的半径差值不变。

进一步地，通过将所述多层芯板的任意相邻两个芯板之间的对位检测环的半径差值保持不变，在通过X-Ray设备检查所述多层芯板之间是否有偏移时，容易获知相邻两个芯板之间的对位检测环的圆心之间的偏移值，便于在后续多层印刷电路板的制程过程中做调整，从而提高后续多层印刷电路板的品质及制程效率。

附图说明

图1是本实用新型多层印刷电路板的较佳实施方式的立体分解图。

图2是图1所示多层印刷电路板的芯板的平面结构示意图。

图3是图1所示多层印刷电路板的芯板一种情况的铆接后的对位检测环的位置关系示意图。

图4是图1所示多层印刷电路板的芯板另一种情况的铆接后的对位检测环的位置关系示意图。

具体实施方式

请参阅图1，图1是本申请一较佳实施方式的多层印刷电路板10的立体分解图。所述多层印刷电路板10包括至少两层芯板11、夹于相邻两层芯板11之间的半固化片层12及铆钉13。所述至少两层芯板11均包括基板110及贯穿所述基板110的铆钉孔111，所述铆钉13穿过所述至少两层芯板11的铆钉孔111将所述至少两层芯板11及所述夹于所述至少两层芯板11之间的半固化片层12固定。进一步地，本实施方式的图1中主要以所述芯板11数量为三个进行举例说明，但是可以理解，所述芯板11的数量可以依据实际需要选择，并不限于图示所述的三个。

请参阅图2，图2是图1所示多层印刷电路板10的芯板11的平面结构示意图。所述芯板11中，所述基板110在所述铆钉孔111的边缘还设置有防偏移层14，所述防偏移层14接触所述半固化片层12且用于改善所述芯板11与所述半固化片层12之间的层间偏移。本实施方式中，所述防偏移层14为金属层，如包括铜层。所述防偏移层14为矩形，所述铆钉孔111位于所述矩形的中央，所述防偏移层14的矩形的短边大于所述铆钉孔111的直径。

本实施方式中，所述芯板11的基板110均包括多个铆钉孔111，所述多层印刷电路板10包括多个铆钉13，所述多个铆钉孔111均匀环设于每个芯板11的边缘区域，使得所述多层印刷电路板10的芯板11与半固化片层12可以被平整的铆接，不易出现厚度不一的情形。

与现有技术相比较，本申请在所述铆钉孔111边缘的基板110上设置了所述防偏移层14，所述防偏移层14与所述半固化片层12相接触，用以在所述至少两层芯板11通过所述铆钉13进行铆合时对所述半固化片层12进行抓牢，从而减小所述芯板11与所述半固化片层12之间的层间偏移，进而改善所述至少两个芯板11的铆钉孔111无法对准的问题，以及改善现有多层印刷电路板10容易发生的品质不良、制程效率的较低与制程成本较高的问题。

进一步地，所述芯板11上还可以设置有对位检测环15，所述至少两层芯板11的对位检测环15可以同轴设置且其半径可以不同。

本实施方式中，所述芯板11的数量为多个（如三个），相邻两个芯板11之间设置有一个半固化片层12，所述多个芯板11的对位检测环15的半径沿所述多个芯板11的堆叠方向逐渐增大或逐渐减小，但是任意相邻两个芯板11之间的对位检测环的半径差值不变。举例来说，所述多个芯板11的对位检测环15的半径可以自下而上的堆叠方向逐渐增大，第一个芯板11与第二个芯板11之间的对位检测环的半径差值、第二个芯板11与第三个芯板11之间的对位检测环的半径差值可以均相等，即任意相邻两个芯板11之间的对位检测环的半径差值是不变的。

在所述多层印刷电路板10的至少两层芯板11与半固化片层12进行铆接的过程中，所述铆钉13对准所述铆钉孔111将所述至少两层芯板11及所述夹于所述至少两层芯板11之间的半固化片层12铆接固定。进一步地，铆接完成后，可以通过X-RAY检测设备检测所述至少两层芯板11的对位检测环15，从而获得所述至少两层芯板11的对位情况。

请参阅图3，图3是图1所示多层印刷电路板10的芯板11一种情况的铆接后的对位检测环15的位置关系示意图。在图3所示的铆接后的情况中，所述多个芯板11的对位检测环15的中心重合，且任意相邻两个对位检测环15的半径差值均保持固定不变，如所述半径差值可以为75um。此时，所述多层印刷电路板10的多层芯板11的对位基本无偏差，所述多层印刷电路板10的可靠度较高。

请参阅图4，图4是图1所示多层印刷电路板10的芯板11另一种情况的铆接后的对位检测环15的位置关系示意图。在图4所示的铆接后的情况中，将所述多个芯板11包括自下而上的第一个芯板、第二个芯板及第三个芯板，第二个及第三个芯板11的对位检测环15的中心重合，但位于最下方的第一个芯板11的对位检测环15的中心与第二个及第三个芯板11的对位检测环15的中心偏移。具体地，所述位于最下方的第一个芯板11的对位检测环15与第二个芯板11的对位检测环15在第二个芯板11的对位检测环15的内部相切，可以获知所述第一个芯板11相对与所述第二个与第三个芯板11偏移预定差值，所述预定差值为所述第一个芯板11的对位检测环15与所述第二芯板11的对位检测环15的半径差值，如为75um。此时，所述多层印刷电路板10的多层芯板11的第一个芯板11的对位向左偏移了75um，所述多层印刷电路板10的可靠度恐较低，可以考虑拆除铆钉重新铆接所述至少两个芯板11与半固化片层12，或者在后续其他多层印刷电路板10的制造过程中，注意调节所述第一个芯板11的位置，防止对位偏差。

进一步地，本实施方式中，通过将所述多层芯板11的任意相邻两个芯板11之间的对位检测环15的半径差值保持不变，在通过X-Ray设备检查所述多层芯板11之间是否有偏移时，容易获知相邻两个芯板11之间的对位检测环15的圆心之间的偏移值，便于在后续多层印刷电路板10的制程过程中做调整，从而提高后续多层印刷电路板10的品质及制程效率。

可以理解，所述多层印刷电路板10还可以包括设置于所述至少两层芯板11外侧的半固化片层与铜箔层等，所述芯板11可以为覆铜板，其基板110两侧包括导电线路。所述多层印刷电路板10的制程还可以进一步包括在铆接后，在特定温度条件下将所述芯板11与所述半固化片层12紧密压合等步骤，由于上述结构或制程并非本申请的主要创作要点，因此并未进行详细说明。但是，可以理解，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。