专利名称：电子器件和电子器件的制造方法
技术领域：
本发明涉及一种电子器件和电子器件的制造方法。
背景技术：
日本未审专利公布No. 2000-299404公开了一种构造，其中布线图案形成在芯衬 底的两个表面上或单侧表面上，并且在其中布线图案电连接到通过穿过芯衬底形成的导体 部分的多层布线衬底中，芯衬底包括通过镀形成的导通孔柱和导体芯部分组成的导体部分 以及电绝缘导通孔柱与导体芯部分的绝缘体部分。通过利用化学镀铜或溅射等形成导体 层，随后形成抗蚀剂图案，并进行利用导体层作为馈电层的电解铜镀，来形成导通孔柱和导 体芯部分。通过在芯衬底上形成布线图案，然后移除导体衬底，来获得多层布线衬底。日本未审专利公布No. 2001-308532公开了一种印刷线路板的制造方法，包括 从单侧包铜层压衬底的树脂层侧向铜箔表面钻孔的步骤；通过利用铜箔作为馈电层的 电解镀填充在树脂层中形成的孔的步骤；平坦化孔的填充表面的步骤；粗化树脂层的表 面的步骤；在树脂层上形成导电图案的步骤；在其中形成导电图案的树脂层上形成积层 (build-up)树脂层的步骤；钻孔积层树脂层直到填充表面的表面的步骤；和通过利用铜箔 作为馈电层的电解镀填充在积层树脂层中形成的孔的步骤。
发明内容
然而，在日本未审专利公布No. 2000-299404中公开的技术中，存在下述问题无 论在什么时候进行电解镀，都需要通过溅射或化学镀形成用作电解镀馈电层的膜，这导致 了高制造成本。在一个实施例中，提供一种电子器件，包括具有第一表面和与第一表面相反的第 二表面的多层布线衬底；第一绝缘膜，其形成多层布线衬底的第二表面侧；多个第一导电 部件，其形成在第一绝缘膜中以被暴露在多层布线衬底的第二表面侧，并且其与第一绝缘 膜一起组成第一布线层；第二绝缘膜，其形成多层布线衬底的第一表面侧；多个第二导电 部件，其形成在第二绝缘膜中，并且其与第二绝缘膜一起组成第二布线层；和第一电子组 件，其安装在多层布线衬底的第一表面处，并且电连接到多个第二导电部件中的任一个，其 中多个第二导电部件分别直接连接到多个第一导电部件中的任一个或通过不同的导电材 料连接到多个第一导电部件中的任一个，并且多个第一导电部件包括虚导电部件，并且虚 导电部件直接连接到多个第二导电部件中的任一个或通过不同的导电材料连接到多个第 二导电部件中的任一个，但是没有形成与连接的第二导电部件连接的电流路径。在另一个实施例中，提供一种电子器件的制造方法，包括在形成在馈电层上方并 且分别电连接到馈电层的多个第三导电部件的上方形成第三绝缘膜；分别形成多个开口， 其将多个第三导电部件中的至少一个暴露于第三绝缘膜；通过从馈电层馈电的电解镀方法在第三绝缘膜中的多个开口内部形成多个第四导电部件，以形成包括多个第四导电部件和 第三绝缘膜的第三布线层；在第三布线层上方安装第四电子组件，并将多个第四导电部件 中的任一个电连接到第四电子组件；以及移除馈电层，其中在形成多个第四导电部件时，在 多个第四导电部件和馈电层之间提供为了从馈电层馈电而提供的虚导电部件。根据这种构造，通过提供虚导电部件，利用从馈电层馈电的电解镀方法，能够形成 多个第二导电部件或多个第四导电部件。从而，无论在什么时候进行电解镀，都不需要通过 溅射或化学镀形成用作电解镀馈电层的膜。因此，能够通过简单的过程形成多个第二导电 部件和多个第四导电部件。同时，上面提到的组件的任意组合，以及在这些方法、器件等等之中由本发明的表 达的转换所获得的方法都有效地作为本发明的方面。根据本发明，能够以简单的过程形成多层布线衬底的导电部件。
结合附图，由下面某些优选实施例的描述，本发明的上述和其它的目的、优点和特 征将更明显，其中图1是示出根据本发明的实施例的电子器件的构造的示例的截面图。图2是用于说明图1中示出的电子器件的每个导通孔和每个布线图案的连接状态 的截面图。图3A和:3B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面 图。图4A和4B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面 图。图5A和5B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面 图。图6A和6B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面 图。图7A和7B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面 图。图8A和8B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面 图。图9是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。图10是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。图11是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。图12是示出根据本发明的实施例的电子器件的构造的另一示例的截面图。图13是示出根据本发明的实施例的电子器件的构造的另一示例的截面图。图14是示出根据本发明的实施例的电子器件的构造的另一示例的截面图。图15是示出根据本发明的实施例的电子器件的构造的另一示例的截面图。图16A和16B是示出根据本发明的实施例的电子器件的制造过程的另一示例的工 艺截面图。
图17A和17B是示出根据本发明的实施例的电子器件的制造过程的另一示例的工 艺截面图。
具体实施例方式现在这里将参考示出的实施例描述本发明。本领域的技术人员将认识到，利用本 发明的教导能够实现许多替代实施例，并且本发明不限于为说明为目的示出的实施例。在下文中，将参考附图描述本发明的实施例。在所有图中，相同的元件用相同的附 图标记表示，并将不重复其描述。图1是示出根据实施例的电子器件100的构造的截面图。电子器件100包括多层布线衬底102、安装在多层布线衬底102的第一表面上的电 子组件146 (第一电子组件和第四电子组件)和电子组件152 (第二电子组件)、以及安装在 多层布线衬底102的第二表面上的电子组件160 (第三电子组件)。例如，电子组件146、电子组件152和电子组件160能够是诸如LSI的半导体芯片 或诸如电阻器的无源组件等。在实施例中，将描述电子组件146、电子组件152和电子组件 160分别为半导体芯片的示例。此外，在实施例中，电子组件146、电子组件152和电子组件 160分别通过倒装芯片连接安装在多层布线衬底102上。电子器件100能够是SiP或PoP寸。多层布线衬底102包括从第二表面侧(图中的下侧)按顺序层压的布线层110(第 一布线层和第四布线层)、布线层120和布线层130 (第二布线层和第三布线层)。布线层 130形成在多层布线衬底102的第一表面侧上。布线层110包括绝缘膜112(第一绝缘膜和第四绝缘膜)和形成在绝缘膜112中 的多个导通孔114(包括导通孔IHc和114d)(第一导电部件和第五导电部件)。多个导 通孔114被暴露在多层布线衬底102的第二表面中。布线层120包括绝缘膜122以及形成 在绝缘膜122中的布线图案123和多个导通孔128。布线图案123由溅射的布线膜124和 镀的布线膜126组成。布线层130包括绝缘膜132 (第二绝缘膜和第三绝缘膜)、布线图案 133(第三导电部件)和形成在绝缘膜132中的多个导通孔138(第二导电部件和第四导电 部件)。布线图案133包括溅射的布线膜134和镀的布线膜136。绝缘膜112、绝缘膜122和绝缘膜132能够由例如聚酰亚胺膜形成。此外，在实施 例中，绝缘膜112和绝缘膜132能够由阻焊剂层形成。布线图案和导通孔中的每一个能够由例如铜或镍等形成。此外，在布线层130中， 连接到诸如电子组件146的电子组件和诸如端子的不同部件的导通孔138能够被构造为例 如诸如锡和银的合金的焊料材料被提供给连接到不同部件的一侧。例如，每个导通孔138 可以被构造成从图的下侧开始具有铜膜和锡与银的合金膜的层压结构、或镍膜和锡与银的 合金膜的层压结构等。另外，每个导通孔13可以被构造为在其表面上进一步形成金。电子组件146通过凸块142电连接到布线层130的多个导通孔138中的任一个。 在电子组件146和多层布线衬底102之间提供底部填料144以掩埋凸块142。电子组件146 通过底部填料144结合到多层布线衬底102。另外，电子组件152类似地通过凸块148电连接到布线层130的多个导通孔138 中的任一个。在电子组件152和多层布线衬底102之间提供底部填料150以掩埋凸块148。电子组件152通过底部填料150与多层布线衬底102结合。凸块142和凸块148能够由焊 料材料形成。端子140是要连接到电子组件152的背侧的端子。在多层布线衬底102的第一表 面中，电子组件146、电子组件152和端子140用密封树脂154密封。密封树脂154能够由 例如环氧树脂形成。在实施例中，由于电子组件146和电子组件152用密封树脂154密封， 所以可以不提供底部填料144和底部填料150。在多层布线衬底102的第二表面上提供分别连接到布线层110的多个导通孔114 中的任一个的焊球162和焊球164。电子组件160通过凸块156连接到布线层110的多个 导通孔114中的任一个。在电子组件160和多层布线衬底102之间提供底部填料158以掩 埋凸块156。电子组件160通过底部填料158与多层布线衬底102结合。在实施例中，在多层布线衬底102中，形成在布线层130中的多个导通孔138通过 其它导电材料分别连接到形成在布线层110中的多个导通孔114中的任一个。另外，形成 在布线层110中的多个导通孔114通过其它导电材料连接到形成在布线层130中的多个导 通孔138中的任一个，但是包括在连接的导通孔138之间没有电流路径的虚导通孔(虚导 电部件)。这里，虚导电部件能够被构造成没有连接到其它布线或诸如电子组件的硅表面。图2是示出与图1中示出的电子器件100相同构造的截面图。这里，为了描述的目的，除了其一部分之外，没有阴影绘制每个组件。另外，通过为 每个布线层中导通孔和布线图案分配附图标记，使组件彼此区分开。另外，由箭头(虚线) 示出彼此电连接且在其间形成电流路径的地方。例如，布线层130的导通孔138a和布线图案133a、布线层120的导通孔128a和布 线图案123a、以及布线层110导通孔11 形成电流路径，用于通过凸块142连接电子组件 146和焊球162。另外，布线层130的导通孔13 和布线图案13北、布线层120的导通孔12 和布 线图案123b、以及布线层110的导通孔114b形成电流路径，用于分别通过凸块142和凸块 156连接电子组件146和电子组件160。另外，布线层130的导通孔138c、布线图案133c和导通孔138d形成电流路径，用 于分别通过凸块142和凸块148连接电子组件146和电子组件152。另外，布线层130的导通孔138e、布线图案133d的一部分和导通孔138f形成电流 路径，用于通过凸块148连接电子组件152和端子140。另外，布线层110的导通孔114e、布线层120的布线图案123e、和通导孔114f形 成电流路径，用于通过凸块156连接电子组件160和焊球164。另一方面，在图中用阴影绘制的布线层120的导通孔128c和布线图案123c以及 布线层Iio的导通孔IHc没有形成与布线层130的导通孔138c、布线图案133c和导通孔 138d连接的电流路径。类似地，在图中用阴影绘制的布线层130的布线图案133d的剩余部 分、布线层120的导通孔128d和布线图案123d、以及布线层110的导通孔114d没有形成 与布线层130的导通孔138e、布线图案133d的一部分和导通孔138f连接的电流路径。也 就是说，这些是虚导电部件。虚导电部件(导通孔114c和导通孔114d)没有相互连接凸块 142、凸块148、凸块156、焊球162、焊球164和端子140。同时，在实施例中，多层布线衬底102的第二表面中的虚导电部件的暴露表面能够形成为与绝缘材料接触。从而，能够防止多层布线衬底102的第二表面侧中的虚导电部 件的短路等。在实施例中，作为绝缘材料，能够使用底部填料158。此外，在实施例中，虚导电部件可以形成为暴露在多层布线衬底102的第二表面 中与电子组件160重叠的区域中。也就是，在实施例中，作为在多层布线衬底102的第二表 面中暴露的虚导电部件的导通孔114c和导通孔114d能够形成为暴露在与电子组件160重 叠的区域内。这里，与电子组件160重叠的区域能够是其中形成底部填料158的区域。在 实施例中，作为虚导电部件的导通孔114c和导通孔114d能够在其暴露的表面处与底部填 料158接触。接下来，将描述实施例中的电子器件100的制造过程。图3A至11是示出实施例 中的电子器件100的制造过程的工艺截面图。首先，在支撑体190上形成馈电层192。该馈电层192能够由例如铜膜等形成。支 撑体190能够由例如硅等形成。馈电层192能够通过溅射形成。随后，在馈电层192上形成具有开口 170的绝缘膜112(图3A)。接下来，通过从馈电层192馈电的电解镀方法形成多个导通孔114(导通孔114a、 导通孔114b、导通孔114c、导通孔114d、导通孔IHe和导通孔114f)。从而，形成布线层 110(图 3B)。其后，通过溅射在布线层110上形成溅射的布线膜124(图4A)。随后，在溅射的布 线膜IM上形成具有开口 174的抗蚀剂膜172(图4B)。随后，通过从溅射的布线膜IM馈电的电解镀方法形成镀的布线膜126(图5A)。 接下来，移除抗蚀剂膜172(图5B)。其后，在溅射的布线膜IM和镀的布线膜1 上形成具有开口 175的抗蚀剂膜 173(图6A)。通过从溅射的布线膜IM馈电的电解镀方法形成多个导通孔128(导通孔 U8a、导通孔U8b、导通孔128c和导通孔128d)(图6B)。接下来，移除抗蚀剂膜173，并利用镀的布线膜1 作为掩模来蚀刻溅射的布线膜 124。由此，形成布线图案123(布线图案123a、布线图案123b、布线图案123c、布线图案 123d和布线图案123e)(图7A)。随后，在多个布线图案123和多个导通孔128的整个表面上形成绝缘膜122，以覆 盖它们。接下来，切割绝缘膜122的表面，然后平坦化其表面，并暴露多个导通孔128。从而 形成布线层120(图7B)。接下来，与布线层120的布线图案123类似地，在布线层120上形成布线图案 133(布线图案133a、布线图案13 、布线图案133c和布线图案133d)，然后在布线图案133 上形成绝缘膜132(图8A)。之后，在绝缘膜132上形成多个开口 178(图8B)。能够通过在绝缘膜132上形成 具有开口的抗蚀剂膜(未示出)，并利用该抗蚀剂膜作为掩模蚀刻绝缘膜132，来形成开口 178。随后，通过从馈电层192馈电的电解镀方法，在开口 178内形成多个导通孔 138(导通孔138a、导通孔138b、导通孔138c、导通孔138d、导通孔138e和导通孔138f)。在 实施例中，多个这些导通孔138能够形成为具有例如铜膜以及锡与银的任何合金膜的层压 结构，或者镍膜以及锡与银的任何合金膜的层压结构。另外，可以在多个导通孔138的表面上形成镀金膜。由此，形成布线层130(图9)。接下来，在布线层130的整个表面上形成具有在导通孔138f上开口的开口 139的 抗蚀剂膜180。其后，通过从馈电层192馈电的电解镀方法在开口 139内形成端子140。之后，移除抗蚀剂膜180，并通过下面的过程在多层布线衬底102的第一表面上安 装电子组件146和电子组件152。首先，通过诸如焊料的凸块142和凸块148将电子组件 146和电子组件152安装在多层布线衬底102上。接下来，分别在电子组件146和电子组 件152与多层布线衬底102之间提供底部填料144和底部填料150。由此，分别用底部填料 144和底部填料150覆盖凸块142和凸块148。随后，用密封树脂IM密封电子组件146、电 子组件152和端子140(图11)。之后，通过例如磨削移除支撑体190。接下来，通过蚀刻等移除馈电层192，并使多 个导通孔114暴露于多层布线衬底102的第二表面侧。之后，在多层布线衬底102的背侧 上安装电子组件160。首先，通过诸如焊料的凸块156将电子组件160安装在多层布线衬底 102上。接下来，在电子组件160和多层布线衬底102之间提供底部填料158。由此，用底 部填料158覆盖凸块156。另外，安装焊球162和焊球164。由此，获得了具有图1中所示 构造的电子器件100。另外，利用另一示例，通过与布线层130中的过程相同的过程，也能够形成布线层 120。在下文中，将参考图16A和16B以及图17A和17B进行描述。图16A和16B以及图 17A和17B是示出实施例中的电子器件100的制造过程的另一示例的工艺截面图。在参考图5A和5B描述的过程之后，利用镀的布线膜1 作为掩模蚀刻溅射的布 线膜124。由此，形成布线图案123(布线图案123a、布线图案12 、布线图案123c、布线图 案123d和布线图案123e)(图16A)。随后，在布线层110的整个表面上形成绝缘膜122，以覆盖布线图案123(图16B)。 之后，在绝缘膜122中形成开口 176(图17A)。能够通过在绝缘膜122上形成具有开口的抗 蚀剂膜(未示出)，并利用该抗蚀剂膜作为掩模来蚀刻绝缘膜122，从而形成开口 176。随后，通过从馈电层192馈电的电解镀方法在开口 176内形成多个导通孔128 (导 通孔128a、导通孔128b、导通孔128c和导通孔128d)。由此，形成布线层120 (图17B)。之 后，通过与参考图8A至11描述的过程相同的过程，能够获得图1中所示的电子器件100。如上所述，在实施例中，从电路设计的角度看起来没有连接到支撑体上的馈电层 的、用于执行安装在多层布线衬底102的第一表面侧上的电子组件146和电子组件152的 连接或电子组件152和端子140的连接的导通孔138，还通过导电材料连接到多层布线衬底 102的第二表面侧中的布线层110的导通孔114。由此，获得了下面的效果。根据实施例中的电子器件100的制造过程，提供了虚导电部件，并且布线层130的 每个导通孔138通过诸如布线图案123、导通孔1 和布线图案133的导电材料连接到导通 孔114中的任一个。为此，能够通过从馈电层192供电的电解镀方法形成导通孔138中的 每一个。这里，当没有从馈电层192进行馈电时，需要每次进行电解镀都新通过溅射或化学 镀形成用于电解镀的馈电层。然而，根据实施例中的电子器件100的制造过程，不需要新形 成这样的用于电解镀的馈电层，因此能够通过简单的过程形成导通孔138。另外，根据实施例中的电子器件100的制造过程，在形成导通孔138之前形成最上 层的绝缘膜132。为此，能够平坦化绝缘膜132的表面。由此，能够平坦化其上安装电子组件146或电子组件152的布线层130的表面，以在形成底部填料144或底部填料150时减 少底部填充空隙，并获得电子器件100的良好电气特性。此外，在实施例中，虚导电部件当中暴露于多层布线衬底102的第二表面侧的虚 导通孔(导通孔114)被暴露于重叠电子组件160的区域。另外，暴露于多层布线衬底102 的第二表面侧的导通孔(导通孔114)被底部填料158掩埋。由此，能够防止多层布线衬底 102的第二表面侧处的虚导电部件的短路等。另外，通过提供这样的虚导电部件，能够在提供到多层布线衬底102的背侧的电 子组件160以及提供到多层布线衬底102的表面侧的电子组件146和电子组件152之间提 供散热通道。由此，能够提高电子器件100的散热能力。另外，例如，对于多层布线衬底102的第一表面侧上的布线层130，认为与参考图 7B描述的布线层120的形成过程类似地，在形成导通孔1 到形成绝缘膜122，然后平坦化 绝缘膜122的表面时，也能够平坦化布线层130的表面。然而，由于多层布线衬底102的最 上表面中的导通孔138连接到诸如电子组件146的半导体芯片，例如，可以在其表面上形成 金等以减小电阻。在这种情况下，当进行如上所述的绝缘膜的平坦化时，就会存在将切割导 通孔138的表面上形成的金的问题。然而，在实施例中，通过利用从馈电层192供电的电解 镀方法，能够在形成绝缘膜132之后形成导通孔138，因此能够在没有进行平坦化工艺的情 况下平坦化布线层130的表面。接下来，将描述实施例中的电子器件100的另一示例。图12中示出的电子器件100的构造与图1示出的电子器件100的构造的不同之 处在于其不包括电子组件152。即使在这种构造中，布线层130也被提供有例如用于连接连 接到电子组件146的多个凸块142的电流路径，或用于连接电子组件146和端子140的电 流路径。另外，布线层110和布线层120被提供有连接到这些电流路径的虚导电部件。这 里，图中由虚线围绕的地方对应于没有形成电流路径的虚导电部件。图13中示出的电子器件100的构造与图12中示出的电子器件100的构造的不同 之处在于凸块156b和凸块156c被提供到多层布线衬底102的第二表面，其中凸块156b 和凸块156c被提供为连接到虚导电部件(导通孔IHc和导通孔114d)并且没有电连接到 不同部件。即使在这种情况下，凸块156b和凸块156c也能够被构造成被提供到重叠电子 组件160的区域，并且由底部填料158掩埋。这里，凸块15 和凸块156c没有电连接到电 子组件160。即，凸块156b和凸块156c没有用作外部端子。此外，在图1中示出的电子器 件100的构造中，还能够提供分别连接到导通孔IHc和导通孔114d并且没有电连接到电 子组件160的凸块。图14中示出的电子器件100与图12中示出的电子器件100的不同之处在于其不 包括端子140，并且在布线层130和布线层120中不包括虚导电部件。这里，图中由虚线围 绕的地方对应于没有形成电流路径的虚导电部件。在示例中，虚导电部件仅被提供到布线 层 110。图15中示出的电子器件100与图1中示出的电子器件100的不同之处在于其不 包括电子组件160。这里，图中由虚线围绕的地方对应于没有形成电流路径的虚导电部件。 虽然在图中没有示出，但是在这种构造中，多层布线衬底102的第二表面中的虚导电部件 的暴露表面能够形成为与绝缘材料接触。例如，能够将绝缘材料提供到暴露于多层布线衬底102的第二表面侧的导通孔114g和导通孔114h的暴露表面。如上所述，虽然已经参考附图阐述了本发明的实施例，但是它们仅仅是本发明的 示例，能够采用除上述构造之外的各种构造。在上述实施例中，已经示出了诸如电子组件146的电子组件以倒装芯片方式连接 的示例。然而，当电子组件是半导体芯片时，能够通过例如引线键合将电子组件电连接到多 层布线衬底102。此外，在上述实施例中，示出了多层布线衬底102包括三个布线层的构造。然而， 多层布线衬底102能够包括两层或更多层范围内的任意数目的布线层。显然，本发明并不限于上述实施例，并且在没有偏离本发明的范围和精神的前提 下，可以进行修改和变化。
权利要求
1.一种电子器件，包括多层布线衬底，其具有第一表面和与所述第一表面相反的第二表面，第一绝缘膜，其形成所述多层布线衬底的所述第二表面侧，多个第一导电部件，其形成在所述第一绝缘膜中以被暴露在所述多层布线衬底的所述 第二表面侧，并且与所述第一绝缘膜一起组成第一布线层，第二绝缘膜，其形成所述多层布线衬底的所述第一表面侧，多个第二导电部件，其形成在所述第二绝缘膜中，并且与所述第二绝缘膜一起组成第 二布线层，和第一电子组件，其被安装在所述多层布线衬底的所述第一表面处，并且电连接到所述 多个第二导电部件中的任一个，其中所述多个第二导电部件分别直接连接到所述多个第一导电部件中的任一个或通 过不同的导电材料连接到所述多个第一导电部件中的任一个，以及所述多个第一导电部件包括虚导电部件，并且所述虚导电部件直接连接到所述多个第 二导电部件中的任一个或通过不同的导电材料连接到所述多个第二导电部件中的任一个， 但是没有形成与所述连接的第二导电部件连接的电流路径。
2.如权利要求1所述的电子器件，进一步包括第一部件，其形成在所述多层布线衬底 的所述第一表面上，且通过所述多个第二导电部件中的任一个电连接到所述第二导电部 件，其中将所述多个第二导电部件电连接到所述第一部件的所述第二导电部件直接连接 到所述虚导电部件或通过不同的导电材料连接到所述虚导电部件。
3.如权利要求2所述的电子器件，其中所述第一部件是第二电子组件。
4.如权利要求1所述的电子器件，进一步包括第三电子组件，其安装在所述多层布线 衬底的所述第二表面上，并电连接到所述多个第一导电部件中的任一个，其中所述虚导电部件形成为暴露在所述多层布线衬底的所述第二表面中与所述第三 电子组件重叠的区域内。
5.如权利要求4所述的电子器件，进一步包括凸块，其将所述第三电子组件连接到所 述多个第一导电部件中的任一个；和底部填料，其用于掩埋所述凸块，其中所述第三电子组件是半导体芯片，并且所述虚导电部件形成为暴露在所述多层布线衬底的所述第二表面中形成所述底部填 料的区域内。
6.如权利要求5所述的电子器件，其中所述多层布线衬底的所述第二表面中的所述虚 导电部件的暴露表面形成为与所述底部填料接触。
7.如权利要求5所述的电子器件，进一步包括在所述多层布线衬底的所述第二表面上 的凸块，所述凸块被提供为连接到所述虚导电部件且没有电连接到不同部件。
8.如权利要求1所述的电子器件，其中所述多层布线衬底的所述第二表面中的所述虚 导电部件的暴露表面形成为与绝缘材料接触。
9.如权利要求1所述的电子器件，其中所述多个第二导电部件中的每一个是导通孔。
10.如权利要求1所述的电子器件，其中所述多个第二导电部件中的每一个是下述导 通孔，所述导通孔形成为具有锡与银的合金膜和铜膜的层压结构，或锡与银的合金膜和镍膜的层压结构。
11.一种电子器件的制造方法，包括在形成在馈电层上方并且分别电连接到所述馈电层的多个第三导电部件的上方形成第三绝缘膜，分别形成多个开口，所述开口将所述多个第三导电部件中的至少一个暴露于所述第三 绝缘膜，通过从所述馈电层馈电的电解镀方法，在所述第三绝缘膜中的所述多个开口内形成多 个第四导电部件，以形成包括所述多个第四导电部件和所述第三绝缘膜的第三布线层，在所述第三布线层上方安装第四电子组件，并电连接所述多个第四导电部件中的任一 个和所述第四电子组件，以及 移除所述馈电层，其中当形成所述多个第四导电部件时，在所述多个第四导电部件和所述馈电层之间提 供为了从所述馈电层馈电而提供的虚导电部件。
12.如权利要求11所述的电子器件的制造方法，其中移除所述馈电层的所述步骤包括 在移除了所述馈电层的表面中暴露所述虚导电部件。
13.如权利要求11所述的电子器件的制造方法，其中所述多个第四导电部件包括所述 虚导电部件。
14.如权利要求11所述的电子器件的制造方法，其中所述电子器件与所述馈电层接 触，并且包括第四布线层，所述第四布线层包括第四绝缘膜和形成在所述第四绝缘膜内并 分别电连接到所述馈电层的多个第五导电部件，并且至少所述多个第五导电部件包括所述 虚导电部件。
全文摘要
提供了一种电子器件和电子器件的制造方法。多层布线衬底具有其中层压第一布线层和第二布线层的构造，其中，第一布线层包括形成在第一绝缘膜中且形成为暴露在第二表面侧的多个第一导电部件，第二布线层包括在与第二表面相反的侧上的第一表面侧上形成的第二绝缘膜中形成的多个第二导电部件。多个第二导电部件分别直接连接到多个第一导电部件中的任一个或通过不同的导电材料连接到多个第一导电部件中的任一个。多个第一导电部件直接连接到多个第二导电部件中的任一个或通过不同的导电材料连接到多个第二导电部件中的任一个，但是包括没有形成与连接的第二导电部件连接的电流路径的虚导电部件。
文档编号H05K3/46GK102118919SQ20101060161
公开日2011年7月6日 申请日期2010年12月20日 优先权日2009年12月21日
发明者副岛康志, 川野连也 申请人:瑞萨电子株式会社