层叠型半导体封装、印刷布线板和印刷电路板的制作方法
【专利摘要】本发明公开了层叠型半导体封装、印刷布线板和印刷电路板。提供了一种半导体封装，其包括印刷布线板和半导体芯片，半导体芯片具有第一信号端子和第二信号端子并被安装在印刷布线板上。印刷布线板具有形成于其表层上的用于焊料接合的第一焊接区和第二焊接区。另外，印刷布线板具有用于电连接半导体芯片的第一信号端子和第一焊接区的第一布线图案和用于电连接半导体芯片的第二信号端子和第二焊接区的第二布线图案。第二布线图案被形成为使得其布线长度大于第一布线图案的布线长度。第二焊接区被形成为使得其表面积大于第一焊接区的表面积。这减小了由于布线长度差异引起的传输线特性差异。
【专利说明】层叠型半导体封装、印刷布线板和印刷电路板
【技术领域】
[0001]本发明涉及包括其上安装有半导体元件的印刷布线板的半导体封装，以及涉及具有封装堆叠(PoP)结构的层叠型半导体封装。
【背景技术】
[0002]作为半导体封装的一种形式，具有PoP结构的层叠型半导体封装是已知的(参见日本专利申请特开N0.2011-14757)。其是这样的结构:其中上部半导体封装(例如，其上安装有DDR存储器的封装)层叠在下部半导体封装(例如，其上安装有系统LSI的封装)上。
[0003]上部半导体封装包括:作为半导体元件的上部半导体芯片和其上安装有上部半导体芯片的上部印刷布线板。下部半导体封装包括:作为半导体元件的下部半导体芯片和其上安装有下部半导体芯片的下部印刷布线板。下部半导体芯片与上部半导体芯片之间的通信通过经由焊料接合下部印刷布线板的焊接区(land)和上部印刷布线板的焊接区而形成的传输线进行。
[0004]一般地，半导体芯片之间的通信需要多根传输线。作为示例，当在系统LSI和DDR存储器之间进行8位通信时，用于传输数据信号的八根总线布线DQ[0]到DQ[7]和用于传输选通信号的两根差分信号布线DQS和/DQS是必需的。近些年来，系统在功能性方面更加复杂，并且用于上部和下部半导体芯片之间通信的传输线的数量远远超过100根。
[0005]要求半导体元件之间的通信信号彼此同步到某种程度以使得不会发生误操作。为了确保同步，将设置在半导体元件内的总线电路或差分电路形成为具有相同的电路特性。另外，要求作为传输线的总线布线或差分信号布线具有相同的传输线特性。近些年来，随着系统在功能性方面变得更加复杂，信号速度得到提高，并且可允许的同步变得更为严格。
[0006]然而，从半导体元件信号端子延伸到焊接区的布线的长度依赖于焊接区位置而变化，因此，布线的长度变化，并且，由于由此引起的寄生电感的差异，传输线特性变化。如果传输线特性在布线之间变化，则在信号接收侧的半导体元件中，波形在多个信号之间变化，因此，难以确保信号的同步。
【发明内容】
[0007]相应地，本发明的一个目的在于减小由于布线长度差异引起的传输线特性差异。
[0008]根据本发明的一个方面，提供了一种层叠型半导体封装，包括:第一半导体封装，包括第一半导体兀件和第一布线板，第一半导体兀件具有第一信号端子和第二信号端子，第一布线板在其一个表面上安装有第一半导体元件，以及在其另一表面上形成有多个用于外部连接的焊接区，所述多个用于外部连接的焊接区被电连接到外部，第一布线板的所述一个表面上设置有用于焊料接合的第一焊接区和第二焊接区、用于对第一信号端子和第一焊接区进行电连接的第一布线图案以及用于对第二信号端子和第二焊接区进行电连接的第二布线图案；第二半导体封装，层叠在第一半导体封装上，第二半导体封装包括第二半导体元件和第二布线板，第二布线板在其一个表面上安装有第二半导体元件，以及在其另一表面上形成有用于连接的第三焊接区和用于连接的第四焊接区，用于连接的第三焊接区和用于连接的第四焊接区分别被电连接到设置在第一布线板上的用于连接的第一焊接区和用于连接的第二焊接区；以及，焊料接合部分，用于将第一布线板上的用于连接的第一焊接区与第二布线板上的用于连接的第三焊接区电连接在一起，并用于将第一布线板上的用于连接的第二焊接区与第二布线板上的用于连接的第四焊接区电连接在一起，其中，第二布线图案的长度大于第一布线图案的长度，并且第二焊接区的表面积大于第一焊接区的表面积。
[0009]根据本发明，第二焊接区处产生的寄生电容大于第一焊接区处产生的寄生电容，因此，由于布线长度差异引起的传输线特性差异可被减小，以确保通过布线传输的信号的同步。
[0010]从参照附图对示例性实施例进行的以下描述中，将会明了本发明的更多特征。
【专利附图】
【附图说明】
[0011]图1是根据本发明第一实施例的印刷电路板的截面图。
[0012]图2是这样的平面图，其示出了根据本发明第一实施例的下部中介层(interposer)的表层。
[0013]图3是根据本发明第一实施例的第一传输线和第二传输线的等效电路图。
[0014]图4是根据本发明第二实施例的层叠型半导体封装的主要部分的截面图。
[0015]图5是示出了第一传输线和第二传输线之间的特性差异的图。
[0016]图6是示出了比较示例中的下部中介层的表层的平面图。
【具体实施方式】
[0017]下面参照附图详细描述本发明的实施例。
[0018](第一实施例)
[0019]图1是这样的截面图，其示出了根据本发明第一实施例的包括层叠型半导体封装的印刷电路板的示意性结构。印刷电路板500包括层叠型半导体封装300和层叠型半导体封装300安装在其上的母板400。层叠型半导体封装300和母板400通过多个下部焊料球320接合在一起。
[0020]层叠型半导体封装300是具有PoP结构的层叠型半导体封装。层叠型半导体封装300包括:作为第一半导体封装的下部半导体封装100 ;和作为第二半导体封装的上部半导体封装200，其被层叠在下部半导体封装100上。下部半导体封装100和上部半导体封装200通过多个上部焊料球310接合在一起。
[0021]下部半导体封装100包括:作为第一印刷布线板的下部中介层101 ;和作为第一半导体元件的下部半导体芯片102，其被安装在下部中介层101上。如从垂直于下部中介层101的平面的方向所看到的那样，下部中介层101被形成为矩形形状(例如正方形的形状)。如从垂直于下部半导体芯片102的平面的方向所看到的那样，下部半导体芯片102也被形成为矩形形状(例如正方形的形状)。
[0022]上部半导体封装200包括:作为第二印刷布线板的上部中介层201 ;和作为第二半导体元件的上部半导体芯片202，其被安装在上部中介层201上。如从垂直于上部中介层201的平面的方向所看到的那样，上部中介层201被形成为矩形形状(例如正方形的形状)。如从垂直于上部半导体芯片202的平面的方向所看到的那样，上部半导体芯片202也被形成为矩形形状(例如正方形的形状)。
[0023]下部半导体芯片102例如是LSI，上部半导体芯片202例如是DDR存储器。下部中介层101、作为上部焊料接合部分的焊料球310以及上部中介层201形成用于在下部半导体芯片102和上部半导体芯片202之间的通信的传输线。
[0024]下面进行具体描述。首先，下部中介层101的两个表层111和112是其上形成有多个布线的布线层。下部半导体芯片102被安装在下部中介层101的两个表层111和112中的表层111上。
[0025]图2是示出了下部中介层101的表层111的平面图。如图2所示，下部半导体芯片102具有多个信号端子103a到103f以及104。下部中介层101具有用于多个半导体芯片的焊接区121a到121f以及122，这些焊接区121a到121f以及122在表层111上形成，并且被分别焊料接合到信号端子103a到103f以及104。
[0026]在所述多个信号端子中，信号端子103a到103f用于与上部半导体封装200的上部半导体芯片202通信，而信号端子104用于与安装在图1所示的母板400上的半导体元件(未示出)通信。
[0027]另外，下部中介层101具有用于焊料接合的多个焊接区131a到131f，这些焊接区131a到131f在表层111上形成。下部中介层101还具有多个布线(布线图案)141a到141f，这些布线141a到141f在表层111上形成，并分别对用于半导体芯片的焊接区121a到121f和焊接区131a到131f进行电连接。特别地，布线141a到141f分别通过用于半导体芯片的焊接区121a到121f电连接到信号端子103a到103f。在本发明第一实施例中，用于半导体芯片的焊接区121a到121f、焊接区131a到131f以及布线141a到141f用相同的导电材料形成，并通过蚀刻而被图案化。
[0028]另外，下部中介层101具有:在表层111上形成的多个通孔连接盘(via land)151 ；和分别对用于半导体芯片的焊接区122和通孔连接盘151进行电连接的多个布线152 (布线图案)。特别地，布线152分别通过用于半导体芯片的焊接区122电连接到信号端子104。
[0029]如图1所示，下部中介层101在其内层中包括:接地图案161、多个通孔连接盘153、和电连接通孔连接盘153的导通孔154。接地图案161在经由形成绝缘层的绝缘体171(例如环氧树脂)而邻近于表层111的布线层113中形成，并被布置为与焊接区131a到131f相对。另外，下部中介层101具有用于焊料接合的多个外部连接焊接区155，这些外部连接焊接区155在表层112上形成，并分别通过内层中的导通孔154以及通孔连接盘153电连接到表层111上的通孔连接盘151。
[0030]下部中介层101具有阻焊物181和182，这些阻焊物181和182分别在表层111和112上形成，并覆盖表层111和112上的布线141a到141f和152以及焊接区131a到131f、151和155。表层111和112上的焊接区131a到131f和155分别具有暴露的区域，这些区域分别由设置在阻焊物181与182中的开口控制。焊料球310和320通过开口分别连接到焊接区131a到131f以及155。
[0031]上部中介层201的两个表层211和212是其中形成有多个布线的布线层。上部半导体芯片202被安装在上部中介层201的两个表层211和212中的表层211上。[0032]上部中介层201具有在表层211中形成的多个配线焊接区221和通孔连接盘222，并且通孔连接盘222分别电连接到配线焊接区221。另外，上部中介层201具有在表层212中形成的用于焊料接合的多个焊接区231和通孔连接盘223，并且通孔连接盘223分别电连接到焊接区231。表层211中的通孔连接盘222和表层212中的通孔连接盘223分别通过导通孔224电连接。
[0033]上部半导体芯片202和配线焊接区221通过配线241电连接。上部半导体芯片202和配线241被封装在封装树脂291中。
[0034]上部中介层201具有阻焊物281和282，这些阻焊物281和282分别在表层211和212上形成，并覆盖表层211和212中的布线。表层212中的焊接区231具有暴露的区域，这些区域由设置在阻焊物282中的开口控制，并且作为上部焊料接合部分的焊料球310通过开口分别连接到焊接区231。特别地，下部中介层101的焊接区131和上部中介层201的焊接区231彼此相对，并通过作为焊料接合部分的上部焊料球310彼此焊料接合。
[0035]在以上面描述的方式中，用于半导体芯片的焊接区121、布线141、焊接区131、上部焊料球310、焊接区231、通孔连接盘222与223、导通孔224、配线焊接区221、以及配线241形成连接半导体芯片102与202的传输线。
[0036]在下部半导体芯片102的多个信号端子103a到103f中，信号端子103a到103d是输出数据信号的端子，并且信号端子103e和103f是输出具有相反相位的选通信号的端子。因此，布线141a到141d是用于传输数据信号的总线布线，并且布线141e和141f是用于传输选通信号的差分信号布线。布线141a到141f的宽度相同，例如是25μπι。另外，在布线141a到141f周围设置等于或大于布线141a到141f的宽度的间隙，以使在布线141a到141f之间或在布线141a到141f和焊接区131a到131f之间不引起短路。
[0037]焊接区131a到131f处于这样的外围布置中，其中，焊接区131a到131f在位于布线区域191外侧的焊接区区域192中以格子状方式布置。焊接区131a到131f的表面以圆形形状形成。焊接区区域192是在中介层101的端部IOla和半导体芯片102侧的焊接区的端部之间的区域。焊接区131a到131f在焊接区区域192中以等间距的格子状方式布置。间距例如是0.4_。这些焊接区131a到131f被划分为布置在内侧(在半导体芯片侧)的焊接区(第一焊接区)131a、131c和131e以及布置在外侧(在中介层端部侧)的焊接区(第二焊接区)131b、131d 和 131f0
[0038]布线区域191是在用于半导体芯片的焊接区121和半导体芯片102侧的焊接区的端部之间的区域。总线布线141a到141d和差分信号布线141e与141f被布置在布线区域191中。另外，用于与母板400连接的通孔连接盘151被布置在布线区域191中。
[0039]总线布线141b和141d (第二布线图案)分别连接到焊接区中被布置在中介层101的端部IOla侧的焊接区131b和131d (第二焊接区)。因此，总线布线141b和141d的长度比分别连接到焊接区中布置在半导体芯片102侧的焊接区131a和131c (第一焊接区)的总线布线141a和141c (第一布线图案)的长度至少大出所述间距。类似地，差分信号布线141f (第二布线图案)连接到焊接区中被布置在中介层101的端部IOla侧的焊接区131f(第二焊接区)。因此，差分信号布线141f的长度比连接到焊接区中被布置在半导体芯片102侧的焊接区131e (第一焊接区)的差分信号布线141e (第一布线图案)的长度至少大出所述间距。[0040]在本发明第一实施例中，焊接区131b、131d和131f的表面积中的每一个大于焊接区131a、131c和131e的表面积中的每一个。特别地，焊接区131b、131d和131f的直径大于焊接区131a、131c和131e的直径。
[0041]在这种情况下，布线141a (141c、141e)和焊接区131a (131c、131e)形成第一传输线。另外，布线141b (141d、141f)和焊接区131b (131d、131f)形成第二传输线。
[0042]图3是根据本发明第一实施例的第一和第二传输线的等效电路图。如图3所示，半导体芯片102包括作为总线电路的发送电路102a和102b。发送电路102a从作为第一信号端子的信号端子103a输出数据信号。发送电路102b从作为第二信号端子的信号端子103b输出数据信号。
[0043]布线被构造为具有细线形状。例如，在宽度是25 μ m且厚度是25 μ m时，长度是几毫米。在这种布线结构中，电感与长度成比例。
[0044]作为第一布线图案的布线141a的寄生电感14的值用La表示。作为第二布线图案的布线141b的长度大于布线141a的长度，因此，布线141b的电感高出与布线长度差异对应的寄生电感。与该差异对应的寄生电感的值用Lb表示。于是，布线141b的寄生电感16的值用La+Lb表不。
[0045]另外，焊接区131a到131f与在与之相对的位置处布置在邻近层上的接地图案161一起形成平行板结构。这种结构表现为寄生电容，并且其值与焊接区131a到131f的表面积成比例。
[0046]作为第一焊接区的焊接区131的寄生电容17的值用Ca表示。作为第二焊接区的焊接区131b的表面积大于焊接区131a的表面积，因此，焊接区131b的电容高出与面积差异对应的寄生电容。与该差异对应的寄生电容的值用Cb表示。于是，焊接区131b的寄生电容19的值用Ca+Cb表示。
[0047]第一传输线的特性阻抗Zl和第二传输线的特性阻抗Z2取决于这些寄生电感和寄生电容。特别地，Zl和Z2用下面的表达式(I)和(2)表达:
【权利要求】
1.一种层叠型半导体封装，包括: 第一半导体封装，包括: 第一半导体元件，具有第一信号端子和第二信号端子；以及 第一布线板，在其一个表面上安装有第一半导体兀件，以及在其另一表面上形成有多个用于外部连接的焊接区，所述多个用于外部连接的焊接区被电连接到外部， 第一布线板的所述一个表面上设置有: 第一焊接区和第二焊接区； 用于对第一信号端子和第一焊接区进行电连接的第一布线图案；以及 用于对第二信号端子和第二焊接区进行电连接的第二布线图案； 第二半导体封装，层叠在第一半导体封装上，第二半导体封装包括: 第二半导体元件；以及 第二布线板，在其一个表面上安装有第二半导体元件，以及在其另一表面上形成有第三焊接区和第四焊接区，第三焊接区电连接到第一焊接区并且第四焊接区电连接到第二焊接区；以及 焊料接合部分，用于将第一布线板上的第一焊接区与第二布线板上的第三焊接区电连接在一起，并且用于将第一 布线板上的第二焊接区与第二布线板上的第四焊接区电连接在一起， 其中，第二布线图案的长度大于第一布线图案的长度，并且第二焊接区的表面积大于第一焊接区的表面积。
2.根据权利要求1所述的层叠型半导体封装，其中，第二焊接区与焊料接合部分之间的接触面积大于第一焊接区与焊料接合部分之间的接触面积。
3.根据权利要求2所述的层叠型半导体封装，其中: 第一布线板的所述一个表面覆盖有阻焊物； 阻焊物中形成有用于暴露第一焊接区的表面的第一开口和用于暴露第二焊接区的表面的第二开口； 第一焊接区的表面积与第一焊接区的在第一开口中暴露的部分的表面积对应；并且 第二焊接区的表面积与第二焊接区的在第二开口中暴露的部分的表面积对应。
4.根据权利要求3所述的层叠型半导体封装，其中， 第一焊接区与焊料接合部分之间的接触面积由第一焊接区的在第一开口中暴露的部分的表面积确定， 第二焊接区与焊料接合部分之间的接触面积由第二焊接区的在第二开口中暴露的部分的表面积确定，并且 第二焊接区的在第二开口中暴露的部分的表面积大于第一焊接区的在第一开口中暴露的部分的表面积。
5.根据权利要求1到4中任意一项所述的层叠型半导体封装，其中，第一信号端子和第二信号端子包括用于输出数据信号的端子，并且第一布线图案和第二布线图案包括用于传输数据信号的总线布线。
6.根据权利要求1到4中任意一项所述的层叠型半导体封装，其中，第一信号端子和第二信号端子包括用于输出选通信号的端子，并且第一布线图案和第二布线图案包括用于传输选通信号的布线。
7.根据权利要求1到4中任意一项所述的层叠型半导体封装，其中，下面的表达式被满足:
8.—种印刷电路板，包括安装于其上的根据权利要求1到4中任一项所述的层叠型半导体封装。
9.一种印刷布线板,在其一个表面上包括: 用于焊料接合的第一焊接区和第二焊接区； 用于对半导体元件的第一信号端子和第一焊接区进行电连接的第一布线图案；以及 用于对半导体元件的第二信号端子和第二焊接区进行电连接的第二布线图案， 其中，第二布线图案的长度大于第一布线图案的长度，并且第二焊接区的表面积大于第一焊接区的表面积。
10.根据权利要求9所述的印刷布线板，其中，第二焊接区的用于接触焊料球的接触面积大于第一焊接区的用于接触焊料球的接触面积。
11.根据权利要求10所述的印刷布线板，其中: 印刷布线板的所述一个表面覆盖有阻焊物； 阻焊物中形成有用于暴露第一焊接区的表面的第一开口和用于暴露第二焊接区的表面的第二开口； 第一焊接区的表面积与第一焊接区的在第一开口中暴露的部分的表面积对应；并且 第二焊接区的表面积与第二焊接区的在第二开口中暴露的部分的表面积对应。
12.根据权利要求11所述的印刷布线板，其中， 第一焊接区的接触面积由第一焊接区的在第一开口中暴露的部分的表面积确定， 第二焊接区的接触面积由第二焊接区的在第二开口中暴露的部分的表面积确定，并且第二焊接区的在第二开口中暴露的部分的表面积大于第一焊接区的在第一开口中暴露的部分的表面积。
13.根据权利要求9所述的印刷布线板，其中，第一信号端子和第二信号端子包括用于输出数据信号的端子，并且第一布线图案和第二布线图案包括用于传输数据信号的总线布线。
14.根据权利要求9所述的印刷布线板，其中，第一信号端子和第二信号端子包括用于输出选通信号的端子，并且第一布线图案和第二布线图案包括用于传输选通信号的布线。
15.根据权利要求9所述的印刷布线板，其中，下面的表达式被满足:
16.一种印刷 电路板，包括根据权利要求9到15中任意一项所述的印刷布线板，所述印刷布线板上安装有半导体元件。
【文档编号】H05K1/09GK103458611SQ201310199603
【公开日】2013年12月18日 申请日期:2013年5月27日 优先权日:2012年5月30日
【发明者】青木乔 申请人:佳能株式会社