移位寄存器及其驱动方法、栅极驱动电路的制作方法
【技术领域】
[0001]本发明属于栅极驱动技术领域，具体涉及一种移位寄存器及其驱动方法、栅极驱动电路。
【背景技术】
[0002]在液晶显示装置、有机发光二极管(OLED)显示装置等的阵列基板中，栅极线可由栅极驱动电路(GOA)控制。栅极驱动电路包括多个级联的移位寄存器，这些移位寄存器通过一个或多个脉冲的时钟信号控制。其中，每级移位寄存器的输出端连接一条栅极线，并连接其下一级移位移位寄存器的输入端，当某级移位寄存器输出导通电压时，也会触发下一级的移位寄存器，使下一级移位寄存器在下一时刻输出导通电压，从而实现各栅极线轮流导通的目的。
[0003]在现有的移位寄存器中，信号的输出是由晶体管控制的，而晶体管的栅极又由时钟信号直接或间接控制。由于晶体管不是理想的器件，存在寄生电容等，故其栅极上的时钟信号的脉冲会造成移位寄存器的输出不稳定。
【发明内容】
[0004]本发明针对现有的移位寄存器受时钟信号影响，输出不稳定的问题，提供一种输出稳定的移位寄存器及其驱动方法、栅极驱动电路。
[0005]解决本发明技术问题所采用的技术方案是一种移位寄存器，其包括:
[0006]第一控制模块，其连接导通电压接入端、第一控制信号接入端、定电压接入端、第一节点，并用于控制导通电压和第一控制信号是否输出到第一节点；
[0007]第二控制模块，其连接导通电压接入端、第一控制信号接入端、第二控制信号接入端、定电压接入端、第二节点、输出端，并用于控制导通电压和输出端的电压是否输出到第二节点；
[0008]输出模块，其连接第一节点、第二节点、输出端、关断电压接入端、导通电压接入端，并用于根据第一节点和第二节点的电压将导通电压或关断电压输入到输出端；
[0009]输入模块，其连接输入端、第一控制信号接入端、第一控制模块、第二控制模块，并用于控制输入端的信号是否输入到第一控制模块和第二控制模块。
[0010]优选的是，所述第一控制模块包括第一晶体管、第二晶体管、第一电容，其中所述第一晶体管的栅极连接第一控制信号接入端，第一极连接导通电压接入端，第二极连接第一节点；所述第二晶体管的栅极连接输入模块，第一极连接第一节点，第二极连接第一控制信号接入端；所述第一电容的第一极定电压接入端，第二极连接第一节点。
[0011]进一步优选的是，所述第二控制模块包括第三晶体管、第四晶体管、第五晶体管、第二电容、第三电容、其中所述第三晶体管的栅极连接第二控制信号接入端，第一极连接第四晶体管的第二极，第二极连接导通电压接入端；所述第四晶体管的栅极连接输入模块，第一极连接第二节点；所述第五晶体管的栅极连接第一控制信号接入端，第一极连接第二节点，第二极连接输出端；所述第二电容的第一极连接定电压接入端，第二极连接输入模块；所述第三电容的第一极连接第二节点，第二极连接输出端。
[0012]进一步优选的是，所述输出模块包括第六晶体管、第七晶体管，其中所述第六晶体管的栅极连接第一节点，第一极连接关断电压接入端，第二极连接输出端；所述第七晶体管的栅极连接第二节点，第一极连接输出端，第二极连接导通电压接入端。
[0013]进一步优选的是，所述输入模块包括第八晶体管，其中所述第八晶体管的栅极连接第一控制信号接入端，第一极连接输入端，第二极连接第二晶体管的栅极、第四晶体管的栅极、第二电容的第二极。
[0014]进一步优选的是，所述第一晶体管至第八晶体管均为P型晶体管；所述导通电压为低电平信号，所述关断电压为高电平信号。
[0015]进一步优选的是，所述第一晶体管至第八晶体管均为N型晶体管；所述导通电压为高电平信号，所述关断电压为低电平信号。
[0016]优选的是，所述定电压接入端连接导通电压接入端或关断电压接入端。
[0017]解决本发明技术问题所采用的技术方案是一种上述移位寄存器的驱动方法，其包括:
[0018]触发阶段，将导通电压输入到第一节点，使关断电压输入到输出端，并将输出端的电压输入到第二节点；
[0019]导通电压输出阶段，将第一控制信号输入到第一节点，将导通电压输入到第二节点，使导通电压输入到输出端；
[0020]关断电压输出阶段，使第一节点保持导通电压，第二节点保持关断电压，使关断电压输入到输出端。
[0021]优选的是，所述移位寄存器为上述采用P型晶体管的移位寄存器，所述移位寄存器的驱动方法具体包括:触发阶段，所述输入端和第一控制信号接入端输入低电平信号，所述第二控制信号接入端输入高电平信号；导通电压输出阶段，所述输入端和第一控制信号接入端输入高电平信号，所述第二控制信号接入端输入低电平信号；关断电压输出阶段，其包括循环进行的第一子阶段和第二子阶段；所述第一子阶段中，所述输入端和第二控制信号接入端输入高电平信号，所述第一控制信号接入端输入低电平信号；所述第二子阶段中，所述输入端和第一控制信号接入端输入高电平信号，所述第二控制信号接入端输入低电平信号。
[0022]优选的是，所述移位寄存器为上述采用N型晶体管的移位寄存器，所述移位寄存器的驱动方法具体包括:触发阶段，所述输入端和第一控制信号接入端输入高电平信号，所述第二控制信号接入端输入低电平信号；导通电压输出阶段，所述输入端和第一控制信号接入端输入低电平信号，所述第二控制信号接入端输入高电平信号；关断电压输出阶段，其包括循环进行的第一子阶段和第二子阶段；所述第一子阶段中，所述输入端和第二控制信号接入端输入低电平信号，所述第一控制信号接入端输入高电平信号；所述第二子阶段中，所述输入端和第一控制信号接入端输入低电平信号，所述第二控制信号接入端输入高电平信号。
[0023]解决本发明技术问题所采用的技术方案是一种栅极驱动电路，其包括:
[0024]多个级联的移位寄存器，所述移位寄存器为上述的移位寄存器。
[0025]优选的是，对于任意两相邻级的移位寄存器，其中，一个移位寄存器的第一控制信号接入端连接第一时钟信号，第二控制信号接入端连接第二时钟信号；另一个移位寄存器的第一控制信号接入端连接第二时钟信号，第二控制信号接入端连接第一时钟信号。
[0026]本发明的移位寄存器的输出是由第一节点和第二节点的电压控制的，而这两个节点电压是稳定的导通电压或关断电压，而非脉冲电压，故其输出不受时钟信号干扰，比较稳定；同时，该移位寄存器输出的电压也是导通电压或关断电压，而非由时钟信号得到的电压，这进一步保证了其输出的稳定。
【附图说明】
[0027]图1为本发明的实施例的移位寄存器的模块结构示意图；
[0028]图2为本发明的实施例的移位寄存器的电路图；
[0029]图3为本发明的实施例的一种移位寄存器的各端口的信号时序图；
[0030]图4为本发明的实施例的另一种移位寄存器的各端