一种栅极扫描电路、扫描驱动器和一种有机发光显示器的制造方法
【技术领域】
[0001]本发明涉及显示技术，具体涉及一种应用于有源矩阵有机发光显示器的栅极扫描电路以及一种应用该栅极扫描电路的扫描驱动器和一种应用该扫描驱动器的有机发光显示器。
【背景技术】
[0002]AMOLED (Active Matrix Organic Light Emitting D1de)是有源矩阵有机发光显示器。相比传统的液晶面板，AMOLED具有反应速度较快、对比度更高、视角较广等特点，因此被广泛应用。
[0003]如图1所示是一种AMOLED显示器的结构图，由扫描驱动器111，数据驱动器110、时序控制线114和多个像素112组成，第一电源ELVDD连接至每个像素驱动管的源极，第二电源ELVSS连接至每个像素中OLED发光管的阴极。
[0004]现有技术中常用的像素112的电路如图2所示，晶体管MOl的栅极扫描信号Si由扫描驱动器111提供，晶体管MOl的源极(漏极)电压由数据驱动器110及驱动IC(Integrated Circuit)提供，电容CO —端连接ELVDD,另一端连接驱动晶体管M02的栅极，晶体管MOl的漏极(源极)连接至驱动晶体管M02的栅极，驱动晶体管M02的源极连接ELVDD,驱动晶体管 M02 产生电流流向 OLED (Organic Light-Emitting D1de),使得 OLED发光。
[0005]其中晶体管MOl的扫描信号是由扫描驱动电路提供，其连接方式如图3所示。高电平信号VGH和低电平信号VGL均连接栅极扫描电路113,第一时序信号I和第二时序信号2则是按照奇偶分开的方式依次连接，更具体地第一时序信号I连接第一级栅极扫描电路的时序信号CLK1、第二级栅极扫描电路的时序信号CLK2、第三级栅极扫描电路的时序信号CLK1、第四级栅极扫描电路的时序信号CLK2......，第二时序信号2连接第一级栅极扫描电路的时序信号CLK2、第二级栅极扫描电路的时序信号CLK1、第三级栅极扫描电路的时序信号CLK2、第四级栅极扫描电路的时序信号CLKl……。
[0006]现有技术中提供的栅极扫描电路如图4所示，由晶体管Ml、晶体管M2、晶体管M3、晶体管M4和晶体管M5组成。从图中可以看出，晶体管M5的源极连接到高电平信号VGH，晶体管M5的驱动电流会比较小，在改变像素电路中驱动晶体管M02的栅极电压时效率低，影响扫描电路整体的翻转速度和工作频率。
[0007]另外，当时序信号CLKl为低电平、时序信号CLK2为高电平，SIN端为高电平时:晶体管Ml栅极为低电平，晶体管Ml导通；晶体管M2的栅极是高电平，晶体管M2截止。当时序信号CLKl为高电平、时序信号CLK2为低电平时，晶体管Ml栅极和源极均为高电平，晶体管Ml截止，晶体管Ml的漏极即晶体管M2的栅极保持之前的高电平。当时序信号CLK2从高电平跳转为低电平时，由于晶体管M2内寄生电容的耦合作用，晶体管M2栅极的高电平会稍微降低，晶体管M2微导通，此时便会导致电压输出端OUT到时序信号CLK2具有(VGH-VGL)电压差，产生了从电压输出端OUT到时序信号CLK2的电流。若整个显示器共有N行扫描电路，便会产生几毫安甚至更大的电流，远远超过了高电平信号VGH和时序信号CLK2的电流能力，亦超出驱动IC提供的电流能力，这会导致显示器产生显示不均的不良后果，甚至有可能产生最后几行无法正常显示的现象，影响了显示器的良率和显示品质。
【发明内容】
[0008]为此，本发明所要解决的技术问题在于现有技术中的栅极扫描电路输出端与时序信号之间的电流较大影响显示器显示效果，从而提供一种栅极扫描电路、扫描驱动器和一种有机发光显示器。
[0009]为解决上述技术问题，本发明的技术方案如下:
[0010]本发明提供一种栅极扫描电路，与时序信号CLK1、时序信号CLK2、启始信号SIN、高电平信号VGH和低电平信号VGL连接；
[0011]其包括晶体管TC、晶体管Tl、晶体管T2、晶体管T3和晶体管T4，每一个晶体管均包括栅极、第一端和第二端；其中:
[0012]所述晶体管T0，其栅极与所述时序信号CLK2、所述晶体管T3的栅极连接；其第一端与所述启始信号SIN连接；其第二端与所述晶体管Tl的栅极连接；
[0013]所述晶体管Tl，其第一端与所述时序信号CLKl连接，其第二端作为输出端OUT ；
[0014]所述晶体管T2，其栅极与所述晶体管T3的第二端、所述晶体管T4的第一端连接；其第一端与所述高电平信号VGH连接；其第二端与所述输出端OUT连接；
[0015]所述晶体管T3，其第一端与所述低电平信号VGL连接；
[0016]所述晶体管T4，其栅极与所述输出端OUT连接；其第二端与所述时序信号CLK2连接。
[0017]上述的栅极扫描电路，还包括电容Cl，该电容具有第一端和第二端，其第一端与所述晶体管TO的栅极、所述晶体管T3的栅极连接；其第二端与所述晶体管T2的栅极、所述晶体管T4的第一端连接。
[0018]上述的栅极扫描电路，还包括电容C21,该电容具有第一端和第二端,其第一端与所述低电平信号VGL连接；其第二端与所述晶体管Tl的栅极连接。
[0019]上述的栅极扫描电路，还包括电容C22,该电容具有第一端和第二端,其第一端与所述输出端OUT连接；其第二端与所述晶体管Tl的栅极连接。
[0020]上述的栅极扫描电路，所述高电平信号VGH的电压为0V，所述低电平信号VGL的电压为-8V。
[0021]上述的栅极扫描电路，晶体管T0-T4均为P沟道低温多晶硅TFT器件。
[0022]上述的栅极扫描电路，所述晶体管Tl与所述晶体管T2的沟道具有相同的宽长比。
[0023]本发明还提供一种扫描驱动器,与第一时序信号、第二时序信号和启始信号输入端连接，包括上述的栅极扫描电路组成的N级栅极扫描电路，N为大于2的整数；其中:
[0024]所述第一时序信号，与奇数级的栅极扫描电路的时序信号CLKl和偶数级的栅极扫描电路的时序信号CLK2连接；
[0025]所述第二时序信号，与偶数级的栅极扫描电路的时序信号CLKl和奇数级的栅极扫描电路的时序信号CLK2连接；
[0026]所述启始信号输入端与第一级栅极扫描电路的启始信号SIN连接；
[0027]每一级的栅极扫描电路的输出端OUT与像素电路的信号扫描线Si连接，同时与下一级栅极扫描电路的启始信号SIN连接。
[0028]本发明还提供一种有机发光显示器，采用上述的扫描驱动器驱动像素电路。
[0029]本发明的上述技术方案相比现有技术具有以下优点:
[0030](I)本发明所述的栅极扫描电路、扫描驱动器和一种有机发光显示器，其中的晶体管T4的第二端与时序信号CLK2连接，能够提高晶体管T4的驱动电流，能够加快改变像素电路中驱动晶体管M02的栅极电压，提高扫描电路整体的翻转速度和工作频率。
[0031](2)本发明所述的栅极扫描电路、扫描驱动器和一种有机发光显示器，当时序信号CLKl为高电平、时序信号CLK2为低电平时，晶体管TO导通，晶体管Tl的栅极为SIN的高电平信号；晶体管T3导通，晶体管T2的栅极为低电平，晶体管T2导通，输出端OUT保持高电平信号VGH。当时序信号CLKl为低电平、时序信号CLK2为高电平时，晶体管TO和晶体管Tl截止，由于电容Cl、电容C21和电容C22的存储作用，晶体管Tl、晶体管T2和晶体管T3的栅极依然能够保持高电平，使得晶体管Tl、晶体管T2和晶体管T3保持截止状态，减少了从输出端OUT通过晶体管Tl、晶体管T2和晶体管T3输入到时序信号的电流，由于晶体管T2仍然处于导通状态，输出端OUT的输出信号依然保持为高电平信号VGH。因此，可以有效减小时序信号和高电平信号消耗的电流，增加时序信号的驱动能力，提高显示器显示的一致性以及显示器的良品率。
[0032](3)本发明所述的栅极扫描电路、扫描驱动器和一种有机发光显示器，高电平信号VGH的电压由原来的8V降低到0V，使得晶体管Tl和晶体管T2的驱动能力相当，可以提高栅极驱动电路的可靠性和稳定性。而且，晶体管Tl和晶体管T2的沟道具有相同的宽长比，这样的设置可以使输出信号的电平信号的驱动能力与低电平信号的驱动能力尽可能的相等。
【附图说明】
[0033]为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
[0034]图1是一种有源矩阵有机发光显示器的结构示意图；
[0035]图2是一种有源矩阵有机发光显示器的像素电路图；
[0036]图3是一种有源矩阵有机发光显示器的扫描驱动器结构示意图；
[0037]图4是一种有源矩阵有机发光显示器的栅极扫描电路的电路图；
[0038]图5是本发明一个实施例所述的栅极扫描电路的电路图；
[0039]图6是本发明一个实施例所述的栅极扫描电路的电路图；
[0040]图7是本发明一个实施例所述的栅极扫描电路的电路图；
[0041]图8是本发明一个实施例所述扫描驱动器的扫描电路时序图。
[0042]其中的附图标记为:1_第一时序信号，2-第二时序信号，110-数据驱动器，111-扫描驱动器，112-像素，114-时序控制器，113-栅极扫描电路。
【具体实施方式】
[0043]以下参照附图描述根据本发明的特定示例性实施例。这里，当将第一元件描述为“连接”到第二元件时，第一元件可以直接连接至第二元件，或经过一个或多个附加元件间接连接至第二元件。进一步的，为了清楚起见，简明省略了对于充分理解本发明而言不是必须的某些元件。此外，相同的附图标记始终指代相同的元件。
[0044]实施例1
[0045]本实施例提供了一种栅极扫描电路，与时序信号CLK1、时序信号CLK2、启始信号SIN、高电平信号VGH和低电平信号VGL连接；如图5所示，其包括晶体管T0、晶体管Tl、晶体管T2、晶体管T3和晶体管T4，每一个晶体管均包括栅极、第一端和第二端；其中:
[0046]所述晶体管T0，其栅极与所述时序信号CLK2、所述晶体管T3的栅极连接；其第一端与所述启始信号SIN连接；其第二端与所述晶体管Tl的栅极连接；
[0047]所述晶体管Tl，其第一端与所述时序信号CLKl连接，其第二端作为输出端OUT ；
[0048]所述晶体管T2，其栅极与所述晶体管T3的第二端、所述晶体管T4的第一端连接；其第一端与所述高电平信号VGH连接；