其第二端与所述输出端OUT连接；
[0049]所述晶体管T3，其第一端与所述低电平信号VGL连接；
[0050]所述晶体管T4，其栅极与所述输出端OUT连接；其第二端与所述时序信号CLK2连接。
[0051]本实施例中的上述技术方案，其中的晶体管T4的第二端与时序信号CLK2连接，能够提高晶体管T4的驱动电流，加快改变像素电路中驱动晶体管M02的栅极电压，提高扫描电路整体的翻转速度和工作频率。
[0052]作为本实施例中一种优选的方案，该栅极扫描电路还包括电容Cl，该电容具有第一端和第二端，其第一端与所述晶体管TO的栅极、所述晶体管T3的栅极连接；第二端与所述晶体管T2的栅极、所述晶体管T4的第一端连接。
[0053]如图6所示，本实施例中的栅极扫描电路还包括电容C21，该电容具有第一端和第二端，其第一端与所述低电平信号VGL连接，其第二端与所述晶体管Tl的栅极连接。或者如图7所示，本实施例中的栅极扫描电路还包括电容C22，该电容具有第一端和第二端，其第一端与所述输出端OUT连接；其第二端与所述晶体管Tl的栅极连接。
[0054]以图6所示电路图为例对该电路的工作原理进行说明。本实施例中的上述时序信号CLKl和时序信号CLK2以及启始信号SIN的时序图如图8所示。根据图8所示的时序图，图6所示的栅极扫描电路的工作原理为:
[0055]第一阶段tl:启始信号SIN从高电平变为低电平，时序信号CLKl为高电平，时序信号CLK2为低电平。此时晶体管T0，晶体管T3导通，晶体管TO的第二端输出电压约等于低电平信号VGL，晶体管Tl的栅极电压等于低电平信号VGL，晶体管Tl的第一端连接时序信号CLKl为高电平，因此晶体管Tl的第二端电压等于高电平信号VGH ;晶体管T3导通，晶体管T2的栅极电压为低电平信号VGL，晶体管T2导通，因此输出端OUT的输出电压为高电平信号VGH。而高电平信号VGH同时使得晶体管T4截止，输出端OUT的输出电压保持为高电平电压信号VGH。
[0056]第二阶段t2:启始信号SIN变为高电平、时序信号CLKl变为低电平、时序信号CLK2变为高电平的过程中，晶体管TO处于截止状态，晶体管Tl维持之前的导通状态，使得输出端OUT输出的电压信号为时序信号CLKl的低电平。时序信号CLK2为高电平，晶体管T3的栅极为高电平，晶体管T3截止，晶体管T3无法向晶体管T2的栅极施加低电平；由于晶体管T4的栅极为时序信号CLKl的低电平，晶体管T4导通，时序信号CLK2的高电平输入至晶体管T2的栅极，使得晶体管T2截止，此时，输出端OUT为低电平，即输出一个低电平脉冲。
[0057]第三阶段t3:时序信号CLKl为高电平，时序信号CLK2为低电平。时序信号CLK2的低电平使得晶体管TO导通，晶体管Tl的栅极电压与启始信号SIN 一致，为高电平，晶体管Tl截止；晶体管T3的栅极由于时序信号CLK2的低电平信号而导通；晶体管T2的栅极为低电平，晶体管T2导通，将高电平信号VGH传输至输出端0UT，使得输出端OUT输出高电平。
[0058]需要注意的是，在下一巾贞信号到来之前，启始信号SIN和输出端OUT的输出信号均保持在高电平信号VGH。当时序信号CLKl为高电平、时序信号CLK2为低电平时，晶体管TO导通，晶体管Tl的栅极为SIN的高电平信号；晶体管T3导通，晶体管T2的栅极为低电平，晶体管T2导通，输出端OUT保持高电平信号VGH。当时序信号CLKl为低电平、时序信号CLK2为高电平时，晶体管TO和晶体管Tl截止，由于电容Cl和电容C22的存储作用，晶体管Tl、晶体管T2和晶体管T3的栅极依然能够保持高电平，使得晶体管Tl、晶体管T2和晶体管T3保持截止状态，减少了从输出端OUT通过晶体管Tl、晶体管T2和晶体管T3输入到时序信号的电流，由于晶体管T2仍然处于导通状态，输出端OUT的输出信号依然保持为高电平信号VGH。
[0059]利用本实施例的上述栅极扫描电路，可以有效减小时序信号和高电平信号消耗的电流，增加时序信号的驱动能力，提高显示器显示的一致性以及显示器的良品率。
[0060]另外，本实施例中优选高电平信号VGH的电压由原来的8V降低到0V，使得晶体管Tl和T2的驱动能力相当，可以提高栅极驱动电路的可靠性和稳定性。
[0061]本实施例中，所描述的晶体管的第一端既可以是源极也可以是漏极，第二端也既可以是源极也可以是漏极。对于同一个晶体管来说，当其第一端为源极时，其第二端为漏极；当其第一端为漏极时，其第二端即为源极。并且本实施例中的晶体管T0-T4的类型优选为P沟道低温多晶硅TFT器件。而且，为了使高电平信号的驱动能力与低电平信号的驱动能力尽可能的相等，本实施例中的晶体管Tl和晶体管T2的沟道具有相同的宽长比。
[0062]实施例2
[0063]本实施例提供一种扫描驱动器，与第一时序信号1、第二时序信号2和启始信号IN输入端连接，其利用实施例1所述栅极扫描电路组成的N级栅极扫描电路113 ;其结构如图3所示:
[0064]所述第一时序信号1，与奇数级的栅极扫描电路的时序信号CLKl和偶数级的栅极扫描电路的时序信号CLK2连接。所述第二时序信号2，与偶数级的栅极扫描电路的时序信号CLKl和奇数级的栅极扫描电路的时序信号CLK2连接。根据图3可知，采用按照上述连接方式后，其中第一级、第三级、第五级、第七级……等奇数级栅极扫描电路中的时序信号CLKl和时序信号CLK2分别与第一时序信号I连接；而第二级、第四级、第六级、第八级……等偶数级的栅极扫描电路中的时序信号CLKl和时序信号CLK2分别于第二时序信号2和第一时序信号I连接。
[0065]所述启始信号输入端IN与第一级栅极扫描电路的启始信号SIN连接。
[0066]每一级的栅极扫描电路的输出端OUT作为像素电路的信号扫描线Si,同时与下一级栅极扫描电路的启始信号SIN连接。
[0067]其中不同级的栅极扫描电路输出的电压信号可以通过图8得出。其中的OUTl为第一级栅极扫描电路的输出端输出的信号，0UT2为第二级栅极扫描电路输出端输出的信号，依次类推。当N级栅极扫描电路均获得有效的输出信号后，即完成了一帧数据的扫描。
[0068]本实施例还提供一种有机发光显示器，利用上述扫描驱动器驱动像素电路。其结构与图1所示的结构相同。其中的扫描驱动器111即采用上述结构的扫描驱动器。
[0069]显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
【主权项】
1.一种栅极扫描电路，与时序信号CLK1、时序信号CLK2、启始信号SIN、高电平信号VGH和低电平信号VGL连接；其特征在于: 其包括晶体管TO、晶体管Tl、晶体管T2、晶体管T3和晶体管T4，每一个晶体管均包括栅极、第一端和第二端；其中: 所述晶体管T0，其栅极与所述时序信号CLK2、所述晶体管T3的栅极连接；其第一端与所述启始信号SIN连接；其第二端与所述晶体管Tl的栅极连接； 所述晶体管Tl，其第一端与所述时序信号CLKl连接，其第二端作为输出端OUT ； 所述晶体管T2，其栅极与所述晶体管T3的第二端、所述晶体管T4的第一端连接；其第一端与所述高电平信号VGH连接；其第二端与所述输出端OUT连接； 所述晶体管T3，其第一端与所述低电平信号VGL连接； 所述晶体管T4，其栅极与所述输出端OUT连接；其第二端与所述时序信号CLK2连接。
2.根据权利要求1所述的栅极扫描电路，其特征在于: 还包括电容Cl，该电容具有第一端和第二端，其第一端与所述晶体管TO的栅极、所述晶体管T3的栅极连接；其第二端与所述晶体管T2的栅极、所述晶体管T4的第一端连接。
3.根据权利要求2所述的栅极扫描电路，其特征在于: 还包括电容C21，该电容具有第一端和第二端，其第一端与所述低电平信号VGL连接；其第二端与所述晶体管Tl的栅极连接。
4.根据权利要求2所述的栅极扫描电路，其特征在于: 还包括电容C22，该电容具有第一端和第二端，其第一端与所述输出端OUT连接；其第二端与所述晶体管Tl的栅极连接。
5.根据权利要求1-4任一所述的栅极扫描电路，其特征在于: 所述高电平信号VGH的电压为0V，所述低电平信号VGL的电压为-8V。
6.根据权利要求5所述的栅极扫描电路，其特征在于: 晶体管T0-T4均为P沟道低温多晶硅TFT器件。
7.根据权利要求6所述的栅极扫描电路，其特征在于: 所述晶体管Tl与所述晶体管T2的沟道具有相同的宽长比。
8.一种扫描驱动器，与第一时序信号、第二时序信号和启始信号输入端连接，其特征在于，包括权利要求1-7任一所述的栅极扫描电路组成的N级栅极扫描电路，N为大于2的整数;其中: 所述第一时序信号，与奇数级的栅极扫描电路的时序信号CLKl和偶数级的栅极扫描电路的时序信号CLK2连接； 所述第二时序信号，与偶数级的栅极扫描电路的时序信号CLKl和奇数级的栅极扫描电路的时序信号CLK2连接； 所述启始信号输入端与第一级栅极扫描电路的启始信号SIN连接； 每一级的栅极扫描电路的输出端OUT与像素电路的信号扫描线Si连接，同时与下一级栅极扫描电路的启始信号SIN连接。
9.一种有机发光显示器，其特征在于，采用权利要求8所述的扫描驱动器驱动像素电路。
【专利摘要】本发明所述的栅极扫描电路、扫描驱动器和一种有机发光显示器，晶体管T4的第二端与时序信号连接，能够提高晶体管T4的驱动电流，加快改变被驱动像素电路中的驱动晶体管M02的栅极电压，提高扫描电路整体的翻转速度和工作频率。并且，当时序信号CLK1为低电平、时序信号CLK2为高电平时，由于电容C1、电容C21和电容C22的存储作用，晶体管T1、T2和T3的栅极依然能够保持高电平，使得晶体管T1、T2和T3保持截止状态，减少了从输出端OUT通过晶体管T1、晶体管T2和晶体管T3输入到时序信号的电流。本发明可以减小时序信号和高电平信号消耗的电流，增加时序信号的驱动能力，提高显示器显示的一致性以及显示器的良品率。
【IPC分类】G09G3-32
【公开号】CN104751776
【申请号】CN201310737589
【发明人】朱晖, 胡思明
【申请人】昆山工研院新型平板显示技术中心有限公司, 昆山国显光电有限公司
【公开日】2015年7月1日
【申请日】2013年12月27日