第七晶体管T7 ;
[0048]第四晶体管T4，其栅极与第一时钟信号端CLKl连接，其第一极与第五晶体管T5的栅极和第六晶体管T6的第二极连接，其第二极与第一时钟信号端CLKl连接；
[0049]第五晶体管T5，其栅极与第六晶体管T6的第二极连接，其第一极与第七晶体管T7的第二极、下拉控制节点QB连接，其第二极与第一时钟信号端CLKl连接；
[0050]第六晶体管T6，其栅极与上拉控制节点Q连接，其第一极与低电平端VGL连接；
[0051]第七晶体管T7，其栅极与上拉控制节点Q连接，其第一极与低电平端VGL连接，其第二极与下拉控制节点QB连接。
[0052]上拉控制模块P3包括第八晶体管T8、第九晶体管T9和第二电容C2 ;其中，第八晶体管T8，其栅极与第二触发信号端STD连接，其第一极与低电平端VGL连接，其第二极与上拉控制节点Q连接；
[0053]第九晶体管T9，其栅极与下拉控制节点QB连接，其第一极与低电平端VGL连接，其第二极与第二电容C2的第一极、上拉控制节点Q连接；
[0054]第二电容C2，其第一极与上拉控制节点Q连接，其第二极与下拉模块P5、移位寄存器单元的输出端Output连接。
[0055]上拉模块P4包括第十晶体管TlO ;其中，第十晶体管T10，其栅极与上拉控制节点Q连接，其第一极与移位寄存器单元的输出端Output相连，其第二极与第一时钟信号端CLKl连接。
[0056]下拉模块P5包括第^^一晶体管Tl 1、第十二晶体管T12和第十三晶体管T13 ;其中，第十一晶体管Tl I，其栅极与下拉控制节点QB连接，其第一极与低电平端VGL连接，其第二极与移位寄存器单元的输出端Output连接；
[0057]第十二晶体管T12，其栅极与第二触发信号端STD连接，其第一极与低电平端VGL连接，其第二极与第十三晶体管T13的第一极、移位寄存器的输出端连接；
[0058]第十三晶体管T13，其栅极与第二时钟信号端CLK2连接，其第一极与移位寄存器的输出端连接，其第二极与低电平端VGL连接
[0059]具体的，上拉控制节点Q为第三晶体管T3的第一极、第一电容Cl的第二极、第六晶体管T6的栅极、第七晶体管T7的栅极、第八晶体管T8的第二极、第九晶体管T9的第二极、第二电容C2的第一极和第十晶体管TlO的栅极的连接点；下拉控制节点QB为第五晶体管T5的第一极、第七晶体管T7的第二极、第九晶体管T9的栅极和第i^一晶体管Tll的栅极的连接点。
[0060]下面将以上述各个晶体管均为P型晶体管为例，对图4所示的移位寄存器单元的驱动方法进行说明，请参阅图2，图2为与图4所示的移位寄存器单元相对应。
[0061]实施例一中的第一阶段(A-B时间段)具体包括:第一晶体管Tl的栅极接收第一触发信号端STU的高电平信号，第一晶体管Tl开启；第二晶体管T2的栅极接收第一时钟信号端CLKl的低电平信号，第二晶体管T2关闭；第一电容Cl利用自身的自举效应，将第三晶体管T3的栅极电压(即图4中G点处电压)抬升，第三晶体管T3充分开启，设第三晶体管T3的栅极开启信号和第一极开启信号的电压均为Vl (高电平信号)，输入模块中的晶体管的栅极关闭信号和第一极关闭信号的电压均为V2(低电平信号)，传输至上拉控制节点的信号的电压为Vl-Vth，在现有技术中，当输入模块中的晶体管的阈值电压变化时，传输至上拉控制节点的信号是波动的，而在本发明实施例中的移位寄存器单元中，第一电容Cl利用自身的自举效应，能够将第三晶体管T3的栅极的信号的电压抬升为2V1-V2左右(该电压值为理论值，受到其他因素的影响，该电压值可能会上下浮动，但不影响本发明中移位寄存器单元的电路效果)，第三晶体管T3的栅极的信号的电压2V1-V2远远大于Vl+Vth，从而使得移位寄存器电路的后续电路不再受到输入模块Pl中的晶体管的阈值电压Vth的影响，上拉控制节点的高电平信号的电压为VI，也就是说，通过第三晶体管T3将第一触发信号端STU的高电平信号无阈值电压Vth损耗地传输至上拉控制节点Q ;
[0062]第四晶体管T4的栅极接收第一时钟信号端CLKl的低电平信号，第四晶体管T4关闭；第六晶体管T6的栅极和第七晶体管T7的栅极接收上拉控制节点Q的高电平信号，第六晶体管T6和第七晶体管T7均开启；通过第六晶体管T6将低电平端VGL的低电平信号传输至第五晶体管T5的栅极，第五晶体管T5关闭；通过第七晶体管T7将低电平端VGL的低电平信号传输至下拉控制节点QB ;第九晶体管T9的栅极和第十一晶体管Tll的栅极接收下拉控制节点QB的低电平信号，第九晶体管T9和第十晶体管TlO均关闭；第八晶体管T8的栅极和第十二晶体管T12的栅极接收第二触发信号端STD的低电平信号，第八晶体管T8和第十二晶体管T12均关闭；第十三晶体管T13的栅极接收第一时钟信号端CLKl的高电平信号，第十三晶体管T13开启，通过第十三晶体管T13将低电平信号端的低电平信号传输至移位寄存器单元的输出端Output ；
[0063]第十晶体管TlO的栅极接收上拉控制节点Q的高电平信号，第十晶体管TlO开启；通过第十晶体管TlO将第一时钟信号端CLKl的低电平信号传输至移位寄存器单元的输出端Output ;移位寄存器单元的输出端Output输出低电平信号。
[0064]实施例一中的第二阶段(B-C时间段)具体包括:第一晶体管Tl的栅极接收第一触发信号端STU的低电平信号，第一晶体管Tl关闭；第二晶体管T2的栅极接收第一时钟信号端CLKl的高电平信号，第二晶体管T2开启，通过第二晶体管T2将低电平端VGL的低电平信号传输至第三晶体管T3的栅极，第三晶体管T3关闭；第二电容C2利用自身的自举效应，将上拉控制节点Q的信号抬升为高电平信号；第六晶体管T6的栅极和第七晶体管T7的栅极接收上拉控制节点Q的高电平信号，第六晶体管T6和第七晶体管T7均开启；通过第六晶体管T6将低电平端VGL的低电平信号传输至第五晶体管T5的栅极，第五晶体管T5关闭；通过第七晶体管T7将低电平端VGL的低电平信号传输至下拉控制节点QB ;第九晶体管T9的栅极和第十一晶体管Tll的栅极接收下拉控制节点QB的低电平信号，第九晶体管T9和第十一晶体管Tll均关闭；第八晶体管T8的栅极和第十二晶体管T12的栅极接收第二触发信号端STD的低电平信号，第八晶体管T8和第十二晶体管T12关闭；第十三晶体管T13的栅极接收第一时钟信号端CLKl的低电平信号，第十三晶体管T13关闭；第十晶体管TlO的栅极接收上拉控制节点Q的高电平信号，第十晶体管TlO开启；通过第十晶体管TlO将第一时钟信号端CLKl的高电平信号传输至移位寄存器单元的输出端Output ;将移位寄存器的输出端的信号删啦为高电平信号。
[0065]实施例一中的第三阶段(C-D时间段)具体包括:第一晶体管Tl的栅极接收第一触发信号端STU的低电平信号，第一晶体管Tl关闭；第二晶体管T2的栅极接收第一时钟信号端CLKl的低电平信号，第二晶体管T2关闭；故第三晶体管T3的栅极的信号也为低电平信号，第三晶体管T3关闭；第六晶体管T6的栅极和第七晶体管T7的栅极接收上拉控制节点Q的低电平信号，第六晶体管T6和第七晶体管T7均关闭；第四晶体管T4的栅极接收第一时钟信号端CLKl的低电平信号，第四晶体管T4关闭；故第五晶体管T5关闭，下拉控制节点QB的信号为低电平信号，第九晶体管T9的栅极和第十一晶体管Tll的栅极接收下拉控制节点QB的低电平信号，第九晶体管T9和第十一晶体管Tll均关闭；第十三晶体管T13的栅极接收第二时钟信号端CLK2的高电平信号，第十三晶体管T13开启，通过第十三晶体管T13将低电平端VGL的低电平信号传输至移位寄存器单元的输出端Output ;第八晶体管T8的栅极和第十二晶体管T12的