一极与所述第七晶体管的第二极、所述下拉控制节点连接，其第二极与所述第一时钟信号端连接； 所述第六晶体管，其栅极与所述上拉控制节点连接，其第一极与所述低电平端连接；所述第七晶体管，其栅极与所述上拉控制节点连接，其第一极与所述低电平端连接，其第二极与所述下拉控制节点连接。4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉控制模块包括第八晶体管、第九晶体管和第二电容； 其中，所述第八晶体管，其栅极与所述第二触发信号端连接，其第一极与所述低电平端连接，其第二极与所述上拉控制节点连接； 所述第九晶体管，其栅极与所述下拉控制节点连接，其第一极与所述低电平端连接，其第二极与所述第二电容的第一极、所述上拉控制节点连接； 所述第二电容，其第一极与所述上拉控制节点连接，其第二极与所述下拉模块、所述移位寄存器单元的输出端连接。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括第十晶体管； 其中，所述第十晶体管，其栅极与所述上拉控制节点连接，其第一极与所述移位寄存器单元的输出端相连，其第二极与所述第一时钟信号端连接。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括第十一晶体管、第十二晶体管和第十三晶体管； 其中，所述第十一晶体管，其栅极与所述下拉控制节点连接，其第一极与所述低电平端连接，其第二极与所述移位寄存器单元的输出端连接； 所述第十二晶体管，其栅极与所述第二触发信号端连接，其第一极与所述低电平端连接，其第二极与所述第十三晶体管的第一极、所述移位寄存器的输出端连接； 所述第十三晶体管，其栅极与所述第二时钟信号端连接，其第一极与所述移位寄存器的输出端连接，其第二极与所述低电平端连接。7.一种移位寄存器单元的驱动方法，其特征在于，用于驱动如权利要求1-6中任意一项所述的移位寄存器单元，所述驱动方法包括: 第一阶段，第一触发信号端的信号与第二时钟信号端的信号均为高电平信号，第二触发信号端的信号与第一时钟信号端的信号均为低电平信号；输入模块利用自举效应，将所述第一触发信号端的高电平信号无阈值电压损耗地传输至上拉控制节点；上拉模块在所述上拉控制节点的高电平信号和所述第一时钟信号端的低电平信号的控制下，将所述第一时钟信号端的低电平信号传输至所述移位寄存器单元的输出端；所述移位寄存器单元的输出端输出低电平信号； 第二阶段，所述第一触发信号端的信号、所述第二时钟信号端的信号与所述第二触发信号端的信号均为低电平信号，所述第一时钟信号端的信号为高电平信号；上拉控制模块利用自举效应，控制所述上拉控制节点的信号为高电平信号；所述上拉模块在所述上拉控制节点的高电平信号和所述第一时钟信号端的高电平信号的控制下，将所述移位寄存器单元的输出端的信号上拉为高电平信号； 第三阶段，所述第一触发信号端的信号与所述第一时钟信号端的信号均为低电平信号，所述第二触发信号端的信号和所述第二时钟信号端的信号均为高电平信号；所述上拉控制模块根据所述第二触发信号端的高电平信号，控制所述上拉控制节点的信号为低电平信号；下拉模块在所述第二触发信号端的高电平信号和所述第二时钟信号端的高电平信号的控制下，将所述移位寄存器单元的输出端的信号下拉为低电平信号； 第四阶段，所述第一触发信号端的信号、所述第二时钟信号端的信号与所述第二触发信号端的信号均为低电平信号，所述第一时钟信号端的信号为高电平信号；下拉控制模块根据所述第一时钟信号端的高电平信号和所述上拉控制节点的低电平信号，控制下拉控制节点的信号为高电平信号；所述下拉模块在所述下拉控制节点的高电平信号的控制下，将所述移位寄存器单元的输出端的信号下拉为低电平信号； 第五阶段，所述第一触发信号端的信号、所述第一时钟信号端的信号与所述第二触发信号端的信号均为低电平信号，所述第二时钟信号端的信号为高电平信号；所述下拉模块在所述第二时钟信号端的高电平信号的控制下，将所述移位寄存器单元的输出端的信号下拉为低电平信号。8.根据权利要求7所述的移位寄存器单元的驱动方法，其特征在于，所述第一阶段具体包括: 第一晶体管的栅极接收所述第一触发信号端的高电平信号，所述第一晶体管开启；第一电容利用自身的自举效应，将第三晶体管的栅极电压抬升，所述第三晶体管充分开启；通过所述第三晶体管将所述第一触发信号端的高电平信号无阈值电压损耗地传输至所述上拉控制节点； 第十晶体管的栅极接收所述上拉控制节点的高电平信号，所述第十晶体管开启；通过所述第十晶体管将所述第一时钟信号端的低电平信号传输至所述移位寄存器单元的输出端; 所述移位寄存器单元的输出端输出低电平信号。9.根据权利要求7所述的移位寄存器单元的驱动方法，其特征在于，所述第二阶段具体包括: 第二电容利用自身的自举效应，将所述上拉控制节点的信号抬升为高电平信号； 所述第十晶体管的栅极接收所述上拉控制节点的高电平信号，所述第十晶体管开启；通过所述第十晶体管将所述第一时钟信号端的高电平信号传输至所述移位寄存器单元的输出端； 将所述移位寄存器的输出端的信号删啦为高电平信号。10.根据权利要求7所述的移位寄存器单元的驱动方法，其特征在于，所述第三阶段具体包括: 第八晶体管的栅极和第十二晶体管的栅极接收所述第二触发信号端的高电平信号，所述第八晶体管和所述第十二晶体管均开启； 通过所述第八晶体管将低电平端的低电平信号传输至上拉控制节点，所述第十晶体管的栅极接收所述上拉控制节点的低电平信号，所述第十晶体管关闭； 通过所述第十二晶体管将所述低电平端的低电平信号传输至所述移位寄存器单元的输出端； 将所述移位寄存器单元的输出端的信号下拉为低电平信号。11.根据权利要求7所述的移位寄存器单元的驱动方法，其特征在于，所述第四阶段具体包括: 第四晶体管的栅极接收所述第一时钟信号端的高电平信号，所述第四晶体管开启； 通过所述第四晶体管将所述第一时钟信号端的高电平信号传输至第五晶体管的栅极，所述第五晶体管开启； 通过所述第五晶体管将所述第一时钟信号端的高电平信号传输至所述下拉控制节占.V， 所述第九晶体管的栅极和第十一晶体管的栅极接收所述下拉控制节点的高电平信号，所述第九晶体管和所述第十一晶体管均开启； 通过所述第九晶体管将所述低电平端的低电平信号传输至所述上拉控制节点，所述第十晶体管的栅极接收所述上拉控制节点的低电平信号，所述第十晶体管关闭； 通过所述第十一晶体管将所述低电平端的低电平信号传输至所述移位寄存器单元的输出端； 将所述移位寄存器单元的输出端的信号下拉为低电平信号。12.根据权利要求7所述的移位寄存器单元的驱动方法，其特征在于，所述第五阶段具体包括: 第十三晶体管的栅极接收所述第二时钟信号端的高电平信号，所述第十三晶体管开启； 通过所述第十三晶体管将所述低电平端的低电平信号传输至所述移位寄存器单元的输出端； 将所述移位寄存器单元的输出端的信号下拉为低电平信号。13.一种移位寄存器，其特征在于，包括多级如权利要求1-6中任意一项所述的移位寄存器单元。14.一种显示装置，其特征在于，包括如权利要求13所述的移位寄存器。
【专利摘要】本发明公开一种移位寄存器单元及其驱动方法、移位寄存器和显示装置，涉及显示技术领域，为解决显示装置显示不均匀，显示装置的显示效果差的问题。所述移位寄存器单元包括输入模块、下拉控制模块、上拉控制模块、上拉模块和下拉模块；其中，输入模块与第一触发信号端、第一时钟信号端、低电平端和上拉控制节点连接，输入模块用于利用自举效应，将第一触发信号端的信号无阈值电压损耗地传输至上拉控制节点。本发明提供的移位寄存器单元用于显示装置中。
【IPC分类】G09G3/20, G11C19/28
【公开号】CN105185294
【申请号】CN201510696697
【发明人】李全虎, 李永谦, 孟松
【申请人】京东方科技集团股份有限公司
【公开日】2015年12月23日
【申请日】2015年10月23日