管T5的栅极的电压跟随所述驱动晶体管T5的源极的电压的变化。
[0051]本发明具体实施例中，在像素结构从写入阶段转变到发光阶段时，由于发光器件的电容特性，将会导致驱动晶体管的源极电压发生变化，在本发明实施例的像素驱动电路、像素结构及显示器件中，利用电容结构的维持两端电压差的能力，将驱动晶体管的源极电压的跳变写入到驱动晶体管的栅极，使得驱动晶体管的栅极电压能够跟随其源极电压的变化而变化，从而保证驱动晶体管的Vgs保持不变，消除了发光器件本身的电容特性对显示的影响。
[0052]由于EOT的电容特性远大于0LED的电容特性，因此本发明实施例的像素驱动电路用于ECD时，能够大大提尚显不效果。
[0053]在本发明的具体实施例中，如图4所示，所述电压跟随控制单元为:第三薄膜晶体管T3，用于在发光阶段导通所述驱动晶体管T5的源极和所述电容结构Cst的第二端，以将所述驱动晶体管T5的源极电压写入所述驱动晶体管T5的栅极。
[0054]如图4所示，假定在T3导通之前N1节点的电压为VI，而N2节点的电压为V2，则当T3导通之后，N1节点的电压会变化为N4节点的电压V3(驱动晶体管T5的源极电压或者说是发光器件的工作电压)，即N1节点电压的电压变化量为:V3-V1。
[0055]由于电容结构Cst维持电压两端电压差的能力，因此当N1节点的电压从VI变化为V3时，N2节点的电压会变化为V2+(V3-V1)，则驱动晶体管的Vgs = V2+(V3-V1)-V3 =V2-Vlo
[0056]S卩，像素结构从写入阶段转变到发光阶段后，驱动晶体管T5的栅源电压与其源极电压(或者说发光器件的工作电压)无关，因此消除了发光器件本身的电容特性对显示的影响。
[0057]在本发明的具体实施例中，为了实现阈值补偿，需要将驱动晶体管T5的阈值电压写入电容结构Cst，以在发光阶段利用该写入的阈值电压去抵消驱动晶体管本身的阈值电压，以在发光阶段维持所述驱动晶体管的栅极电压，使得流过所述发光器件的电流与所述驱动晶体管的阈值电压Vth无关。
[0058]第一写入控制单元的实现方式多种多样，如图5所示，该第一写入控制单元可以为:第二薄膜晶体管T2，用于在写入阶段导通所述驱动晶体管的漏极和栅极，以将所述驱动晶体管T5的阈值电压写入所述电容结构Cst的第一端。
[0059]如图5所示，在写入阶段，当第二薄膜晶体管T2导通时，电容会沿着图5中虚线所示的路径放电，直至N2节点的电压变为驱动晶体管T5的阈值电压和发光器件的阈值电压之和，停止放电。稳定后，N2节点的电压为驱动晶体管T5的阈值电压和发光器件的阈值电压之和，实现了驱动晶体管T5的阈值电压到所述电容结构Cst的写入。
[0060]在本发明具体实施例中，像素驱动电路需要利用数据信号来控制驱动晶体管的导通程度，进而控制流过发光器件的电流。上述的像素驱动电路的第二写入控制单元的一种实现方式如图6所示，采用第一薄膜晶体管(T1)来实现，第一薄膜晶体管(T1)用于在写入阶段导通所述数据信号输入端子和所述电容结构的第二端，以在写入阶段将数据信号写入所述电容结构Cst的第二端。
[0061]当数据信号在写入阶段写入到N1节点之后，当像素结构从写入阶段转变到发光阶段时，由于电容结构Cst维持电压差的能力，则当N1节点的电压变化时，该数据信号则会进一步写入到N2节点，实现对驱动晶体管T5的导通程度的控制，在此不再详细描述。
[0062]应当理解的是，在写入数据信号和驱动晶体管的阈值电压之前，先要对电容结构进行充电(或者也可称之为复位)，在本发明的具体实施例中，充电控制结构和第一写入控制单元以及第二写入控制单元可以各自独立，如充电结构可以采用如图2所示的采用参考信号和VDD信号的方式实现。
[0063]为了减少薄膜晶体管(如图2中的T6)的数量，简化驱动电路，在本发明的具体实施例中，可以复用之前的Tl、T2和T4来实现对电容结构的充电。如图7所示，本发明具体实施例中，
[0064]所述电源输出控制单元为:第二薄膜晶体管T4 ;
[0065]所述第一写入控制单元为:第二薄膜晶体管T2，用于在写入阶段导通所述驱动晶体管的漏极和栅极，以将所述驱动晶体管T5的阈值电压写入所述电容结构Cst的第一端；
[0066]所述第二写入控制单元为:第一薄膜晶体管T1，用于在写入阶段导通所述数据信号输入端子和所述电容结构的第二端，以在写入阶段将数据信号写入所述电容结构Cst的
Λ-Λ- _-上山弟一栖；
[0067]所述第一薄膜晶体管T1、第二薄膜晶体管T2和第四薄膜晶体管T4还在复位阶段导通，以利用所述电源信号和所述数据信号对所述电容结构进行充电。
[0068]当处于复位阶段时，所述第一薄膜晶体管T1、第二薄膜晶体管T2和第四薄膜晶体管T4导通，则数据信号会施加到N1节点，而VDD信号会施加到N2节点，由于数据信号和VDD信号之间的电压差，电容结构Cst在该阶段会被充电到一定程度。
[0069]相比于图2所示的结构，本发明具体实施例中减少了额外的信号(参考信号V?f)输入，简化了电路的实现。
[0070]当本发明具体实施例的驱动电路用于ECD时，上述的电容结构Cst相对于0LED驱动电路中的电容结构的电容要大很多。当电容结构的电容较大时，放电后需要一定的时间才能达到稳定状态，如果电容结构放电之后立即进入发光阶段，则由于电容结构还没有稳定，在发光阶段的初期会导致N2节点的电压变化，而这种变化也会导致驱动晶体管的Vgs发生变化，进而导致发光阶段的发光不稳定。
[0071]因此，为了消除电容结构在发光阶段对显示的影响，在本发明的具体实施例中，
[0072]所述电源输出控制单元为:第二薄膜晶体管T4 ;
[0073]所述电压跟随控制单元为:第三薄膜晶体管T3，用于在发光阶段导通所述驱动晶体管T5的源极和所述电容结构Cst的第二端，以将所述驱动晶体管T5的源极电压写入所述驱动晶体管T5的栅极。
[0074]所述第一写入控制单元为:第二薄膜晶体管T2，用于在写入阶段导通所述驱动晶体管的漏极和栅极，以将所述驱动晶体管T5的阈值电压写入所述电容结构Cst的第一端；
[0075]所述第二写入控制单元为:第一薄膜晶体管T1，用于在写入阶段导通所述数据信号输入端子和所述电容结构的第二端，以在写入阶段将数据信号写入所述电容结构Cst的
Λ-Λ- _-上山弟一栖；
[0076]所述第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4还在位于写入阶段和发光阶段之间的缓冲阶段截止。
[0077]通过该缓冲阶段的设置，使得电容结构在放电之后有一段时间可以回复到稳定状态，避免了电容结构自身的变化在发光阶段对驱动晶体管的栅极电压产生影响，进一步保证了发光器件在发光阶段的亮度一致性。
[0078]以下对本发明具体实施例的驱动电路详细说明如下。
[0079]结合图7所示，本发明具体实施例的驱动电路包括:
[0080]驱动晶体管T5，源极与发光器件连接；
[0081]电容结构Cst，第一端和所述驱动晶体管T5的栅极连接；
[0082]第一薄膜晶体管T1，源极连接数据信号输入端子DATA和电容结构Cst的第二端中的一个，漏极连接数据信号输入端子DATA和电容结构Cst的第二端中的另一个，栅极连接第一控制信号输入端子SCAN1 ；
[0083]第二薄膜晶体管T2，源极连接所述驱动晶体管T5的漏极和栅极中的一个，漏极连接所述驱动晶体管T5的漏极和栅极中的另一个，栅极连接第二控制信号输入端子SCAN2 ;
[0084]第三薄膜晶体管T3，源极连接所述驱动晶体管T5的源极和所述电容结构Cst的第二端中的一个，漏极连接所述驱动晶体管T5的源极和所述电容结构Cst的第二端中的另一个，栅极连接第三控制信号输入端子SCAN3 ;
[0085]第四薄膜晶体管T4，源极连接电源信号输入端子VDD和驱动晶体管T5的漏极中的一个，漏极连接电源信号输入端子VDD和驱动晶体管T5的漏极中的另一个，栅极连接第四控制信号输入端子SCAN4。
[0086]上述的第一、二、三、四控制信号以及数据信号的时序如图8所示。
[0087]以下结合图7和图8对本发明实施例的驱动电路的工作过程描述如下。
[0088]在复位阶段，此阶段，第一、二、四控制信号为高电平，第三控制信号为低电平；此时T1、T2、T4、T5导通，Τ3截止，其等效电路图如图9所示，此时数据信号施加到Ν1节点，而电源信号施加到Ν2节点，利用Ν1和Ν2节点的电压