差为Cst充电。
[0089]充电结束后进入写入阶段，包括写入数据信号和T5的阈值电压。在此阶段，第一、二控制信号为高电平，第三、四控制信号为低电平，T1、T2和Τ5导通，Τ3和Τ4截止，其等效电路图如图10所示。
[0090]此时，Ν1节点的电压维持不变，而吧节点的电压会通过吧、吧、了5、发光器件这条通路放电至驱动晶体管Τ5的阈值电压Vth (Τ5)和发光器件的阈值电压Vth (发光器件)之和，实现了数据电压和驱动晶体管T5的阈值电压Vth(T5)的写入。
[0091]写入阶段结束后，进入缓冲阶段，所有的控制信号全处于低电平，所有的薄膜晶体管全部截止，其等效电路图如图11所示，结束后电容结构进入稳定状态。
[0092]缓冲结束后进入发光阶段，此阶段，第一、二控制信号为低电平，第三、四控制信号为高电平，T3、T4和T5导通，T1和T2截止，其等效电路图如图12所示。
[0093]其中，N1点的电压会从V—跳变为V工#，由于Cst的耦合效应，电荷总量不变的时候，N2点的电压会从Vth (发光器件)+Vth (T5)跳变为:
[0094]V工作-Vdata+Vth (发光器件)+Vth (T5)
[0095]因此驱动晶体管在发光阶段的Vgs为N2点的电压和N4点的电压之差，即:
[0096]V工作-Vdata+Vth (发光器件)+Vth (T5) -V工作=Vth (发光器件)+Vth (T5) _Vdata
[0097]则流过发光器件的电流为:
[0098]0.5* μ n*Cox*W/L* (Vgs-Vth (T5))2
[0099]即流过发光器件的电流为:
[0100]0.5* μ n*Cox*ff/L* (Vth (发光器件)-vdata)2
[0101]可以发现，流过发光器件的电流不但与驱动晶体管的阈值电压无关，也和发光器件自身的工作电压无关，在实现阈值补偿的同时，消除了发光器件本身的电容特性对显示的影响。
[0102]为了更好地实现上述目的，本发明实施例还提供了一种像素结构，包括发光器件，还包括用于驱动所述发光器件的上述任意的像素驱动电路。
[0103]为了更好地实现上述目的，本发明实施例还提供了一种显示器件，包括上述的像素结构。
[0104]本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同二极管，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。
[0105]以上实施例中是以N型晶体管进行说明的，栅极输入高电平时，源漏极导通，P型晶体管相反。可以想到的是采用P型晶体管实现是本领域技术人员可以在不付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
[0106]本发明实施例还提供了一种像素驱动方法，用于驱动像素结构中的发光器件，所述像素驱动方法包括:
[0107]电压跟随控制步骤，在发光阶段通过像素驱动电路中的电容结构控制像素驱动电路中的驱动晶体管的栅极的电压跟随所述驱动晶体管的源极的电压的变化。
[0108]上述的像素驱动方法，所述电压跟随控制步骤具体为:在发光阶段导通所述驱动晶体管的源极和所述电容结构的第二端。
[0109]上述的像素驱动方法，其特征在于，还包括:在写入阶段和发光阶段之间，断开所述电容结构与外部的电路连接，使得电容结构在放电之后有一段时间可以回复到稳定状态，避免了电容结构自身的变化在发光阶段对驱动晶体管的栅极电压产生影响，进一步保证了发光器件在发光阶段的亮度一致性。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种像素驱动电路，用于驱动像素结构中的发光器件，其特征在于，所述像素驱动电路包括: 驱动晶体管(T5)，源极与发光器件连接； 电容结构(Cst)，第一端和所述驱动晶体管(T5)的栅极连接； 第一写入控制单元，用于在写入阶段将所述驱动晶体管(T5)的阈值电压写入所述电容结构(Cst)的第一端； 第二写入控制单元，用于在写入阶段将数据信号写入所述电容结构(Cst)的第二端；电源输出控制单元，用于在发光阶段输出电源信号到所述驱动晶体管(T5)的漏极；电压跟随控制单元，用于通过所述电容结构(Cst)控制所述驱动晶体管(T5)的栅极的电压跟随所述驱动晶体管(T5)的源极的电压的变化。2.根据权利要求1所述的像素驱动电路，其特征在于，所述电压跟随控制单元为:第三薄膜晶体管(T3)，用于在发光阶段导通所述驱动晶体管(T5)的源极和所述电容结构(Cst)的第二端。3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述第一写入控制单元为:第二薄膜晶体管(T2)，用于在写入阶段导通所述驱动晶体管(T5)的漏极和栅极，以将所述驱动晶体管(T5)的阈值电压写入所述电容结构(Cst)的第一端。4.根据权利要求1或2所述的像素驱动电路，其特征在于，所述第二写入控制单元为:第一薄膜晶体管(T1)，用于在写入阶段导通所述数据信号输入端子和所述电容结构(Cst)的第二端，以将在写入阶段将数据信号写入所述电容结构(Cst)的第二端。5.根据权利要求1或2所述的像素驱动电路，其特征在于: 所述电源输出控制单元为:第二薄膜晶体管(T4); 所述第一写入控制单元为:第二薄膜晶体管(T2)，用于在写入阶段导通所述驱动晶体管(T5)的漏极和栅极，以将所述驱动晶体管(T5)的阈值电压写入所述电容结构(Cst)的Λ-Λ-上山弟—漸； 所述第二写入控制单元为:第一薄膜晶体管(T1)，用于在写入阶段导通所述数据信号输入端子和所述电容结构(Cst)的第二端，以将在写入阶段将数据信号写入所述电容结构(Cst)的第二端； 所述第一薄膜晶体管(T1)、第二薄膜晶体管(T2)和第四薄膜晶体管(T4)还在复位阶段导通，以利用所述电源信号和所述数据信号对所述电容结构(Cst)进行充电。6.根据权利要求2所述的像素驱动电路，其特征在于: 所述电源输出控制单元为:第二薄膜晶体管(T4); 所述第一写入控制单元为:第二薄膜晶体管(T2)，用于在写入阶段导通所述驱动晶体管(T5)的漏极和栅极，以将所述驱动晶体管(T5)的阈值电压写入所述电容结构(Cst)的Λ-Λ-上山弟—漸； 所述第二写入控制单元为:第一薄膜晶体管(T1)，用于在写入阶段导通所述数据信号输入端子和所述电容结构(Cst)的第二端，以将在写入阶段将数据信号写入所述电容结构(Cst)的第二端； 所述第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)和第四薄膜晶体管(T4)还在位于写入阶段和发光阶段之间的缓冲阶段截止。7.根据权利要求1或2所述的像素驱动电路，其特征在于，所述发光器件为电致变色显示器件。8.一种像素结构，包括发光器件，其特征在于，还包括如权利要求1-7中任意一项所述的用于驱动所述发光器件的所述像素驱动电路。9.一种显示器件，包括如权利要求8所述的像素结构。10.一种像素驱动方法，用于驱动像素结构中的发光器件，其特征在于，所述像素驱动方法包括: 电压跟随控制步骤，在发光阶段通过像素驱动电路中的电容结构控制像素驱动电路中的驱动晶体管的栅极的电压跟随所述驱动晶体管的源极的电压的变化。11.根据权利要求10所述的像素驱动方法，其特征在于，所述电压跟随控制步骤具体为:在发光阶段导通所述驱动晶体管的源极和所述电容结构的第二端。12.根据权利要求11所述的像素驱动方法，其特征在于，还包括: 在写入阶段和发光阶段之间，断开所述电容结构与外部的电路连接。
【专利摘要】本发明公开了一种像素驱动电路、方法、像素结构及显示器件，该像素驱动电路，用于驱动像素结构中的发光器件，包括：驱动晶体管，源极与发光器件连接；电容结构，第一端和所述驱动晶体管的栅极连接；第一写入控制单元，用于在写入阶段将所述驱动晶体管的阈值电压写入所述电容结构的第一端；第二写入控制单元，用于在写入阶段将数据信号写入所述电容结构的第二端；电源输出控制单元，用于在发光阶段输出电源信号到所述驱动晶体管的漏极；电压跟随控制单元，用于通过所述电容结构控制所述驱动晶体管的栅极的电压跟随所述驱动晶体管的源极的电压的变化。本发明消除了发光器件本身的电容特性对显示的影响。
【IPC分类】G09G3/32
【公开号】CN105427795
【申请号】CN201610015162
【发明人】廖峰, 商广良, 张玉婷
【申请人】京东方科技集团股份有限公司
【公开日】2016年3月23日
【申请日】2016年1月11日