像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
[0049]此外，对于实施例一和实施例二提供的像素结构，其示意图仅是为了说明，具体的薄膜晶体管的栅极、源极和漏极的图形或尺寸可以在此基础上变型，其仍在本发明保护范围内。图3和图5中的液晶电容Cs对漏电流的影响非常小，在实施例中不再进行说明。
[0050]实施例三
[0051]本发明实施例提供一种阵列基板，包括如上实施例提供的像素结构。
[0052]本发明实施例有益效果如下:像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
[0053]实施例四
[0054]本发明实施例提供一种显示面板，包括如上实施例提供的阵列基板。
[0055]本发明实施例有益效果如下:像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
[0056]实施例五
[0057]对于实施例一提供的像素结构，由于第一薄膜晶体管3和第二薄膜晶体管5均由栅线7控制，因此控制方法简单，在此不再赘述。对于实施例二提供的像素结构，可以由栅线7和栅线8提供相同的信号，此时的控制方法与实施例一相同。
[0058]实施例二提供的像素结构也可以由栅线7和栅线8提供不同的信号，基于该种情况，提供像素驱动方法如下，包括:
[0059]由第一薄膜晶体管的栅极连接的栅线提供第一栅极驱动信号，由第二薄膜晶体管的栅极连接的栅线提供第二栅极驱动信号；其中，第一栅极驱动信号落后于第二栅极驱动信号。
[0060]本实施例中，由不同的栅线分别控制第一薄膜晶体管和第二薄膜晶体管，两个薄膜晶体管可以由两条栅线配合时序控制，实现降低漏电流改善充电效率，并减小各个薄膜晶体管关闭时引起的像素电压的波动。
[0061]优选的，第一栅极驱动信号和第二栅极驱动信号的相位差为90度。
[0062]参见图6所不的彳目号时序图，结合图5所不等效电路说明如下:
[0063]第一时刻tl，第一栅极驱动信号gatel为低电平信号，薄膜晶体管Ml关闭；第二栅极驱动信号gate2为高电平信号，薄膜晶体管M2打开；数据线data为过渡电容Cl充电。
[0064]第二时刻t2，第一栅极驱动信号gatel为高电平信号，薄膜晶体管Ml打开；第二栅极驱动信号gate2为高电平信号，薄膜晶体管M2打开；数据线data为过渡电容Cl充电，过渡电容Cl为存储电容Cls充电。
[0065]第三时刻t3，第一栅极驱动信号gatel为高电平信号，薄膜晶体管Ml打开；第二栅极驱动信号gate2为低电平信号，薄膜晶体管M2关闭；过渡电容Cl为存储电容Cls充电。
[0066]第四时刻t4，第一栅极驱动信号gatel为低电平信号，薄膜晶体管Ml关闭；第二栅极驱动信号gate2为低电平信号，薄膜晶体管M2关闭；过渡电容Cl向数据线data缓慢漏电，同时由于过渡电容的存在，存储电容Cls向过渡电容Cl缓慢漏电，不会造成漏电流过大并能够较好的保持像素电极的电压。
[0067]本发明实施例有益效果如下:像素结构中串联的第一薄膜晶体管、连接电极和第二薄膜晶体管能够减小漏电流，且连接电极和公共电极之间形成一过渡电容，能有效减少像素电极和连接电极之间的压差，即减少像素电极与第二薄膜晶体管之间的压差，在减小漏电流的基础上能够保持像素电极的电压。
[0068]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种像素结构，包括数据线和像素电极，其特征在于，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接。
2.如权利要求1所述的像素结构，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极均与同一条所述栅线电性连接。
3.如权利要求1所述的像素结构，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极分别与不同的所述栅线一一对应的电性连接。
4.如权利要求1至3任一项所述的像素结构，其特征在于，所述连接电极与所述第一薄膜晶体管的漏极和源极、所述第二薄膜晶体管的漏极和源极、所述数据线位于同一层。
5.如权利要求1至3任一项所述的像素结构，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的沟道宽长比相等。
6.如权利要求5所述的像素结构，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管均为N型薄膜晶体管或均为P型薄膜晶体管。
7.—种阵列基板，其特征在于，包括如权利要求1至6任一项所述的像素结构。
8.—种显示面板，其特征在于，包括如权利要求7所述的阵列基板。
9.一种像素驱动方法，所述像素采用如权利要求3所述的像素结构，其特征在于，包括: 由第一薄膜晶体管的栅极连接的栅线提供第一栅极驱动信号，由第二薄膜晶体管的栅极连接的栅线提供第二栅极驱动信号；其中，所述第一栅极驱动信号落后于所述第二栅极驱动信号。
10.如权利要求9所述的方法，其特征在于，所述第一栅极驱动信号和所述第二栅极驱动信号的相位差为90度。
【专利摘要】本发明公开了一种像素结构、阵列基板、液晶面板及像素驱动方法，以解决现有技术的像素结构中，由于漏电流较大所导致的液晶面板在显示时闪烁、残像等问题。所述像素结构，包括数据线和像素电极，所述像素结构还包括串联于所述像素电极与所述数据线之间的第一薄膜晶体管、连接电极和第二薄膜晶体管；其中，所述连接电极的上方或下方设置有公共电极，所述第一薄膜晶体管的源极和所述第二薄膜晶体管的漏极均与所述连接电极电性连接，所述第二薄膜晶体管的源极与所述数据线电性连接，所述第一薄膜晶体管的漏极与所述像素电极电性连接，所述第一薄膜晶体管和所述第二薄膜晶体管的栅极和栅线电性连接。
【IPC分类】G02F1-1368, G02F1-1362
【公开号】CN104635396
【申请号】CN201510112684
【发明人】董殿正, 刘磊, 宋嘉嘉, 金炯旲, 陈维涛
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
【公开日】2015年5月20日
【申请日】2015年3月13日