b为图6a所示的阵列基板沿A-A’方向的刨面结构示意图；
[0044]图7a至图7e分别为本发明实施例一执行各步骤后的剖面结构示意图；
[0045]图8a至图Sd分别为本发明实施例二执行各步骤后的剖面结构示意图。
【具体实施方式】
[0046]为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、其制备方法及液晶显示面板的【具体实施方式】进行详细地说明。
[0047]附图中各层薄膜厚度和形状不反映阵列基板的真实比例，目的只是示意说明本
【发明内容】
。
[0048]本发明实施例提供了一种阵列基板，如图2a和图2b所示，包括:衬底基板100，多条沿第一方向Y延伸的第一信号线110、多条沿第二方向X延伸的第二信号线120，位于由第一信号线110和第二信号线120所限定的各像素区域130内的且相互绝缘的公共电极131和像素电极132，用于连接沿第一方向Y相邻的两个公共电极131的连接部140，与各像素电极132对应连接的且至少与第二信号线120有部分重叠区域的薄膜晶体管150，以及若干位于第二信号线120上且位于薄膜晶体管150与连接部140之间的隔垫物160;其中，第一方向Y与第二方向X垂直，连接部140与第一信号线110和第二信号线120均绝缘，
[0049]以与隔垫物160相邻的两个像素区域130为一像素设定区域170，至少连接像素设定区域170中的两个公共电极131的连接部140在面向隔垫物160的一侧具有凹槽结构，并且连接部140在像素区域130内的上表面与衬底基板100的上表面之间的距离大于隔垫物160的下表面与衬底基板100的上表面之间的距离；
[0050]连接部140与薄膜晶体管150构成限位结构，用于限制隔垫物160移动至像素区域130 中。
[0051]本发明实施例提供的上述阵列基板，通过将用于连接两个相邻的像素电极的连接部的面向隔垫物的一侧设置成凹槽结构，并且使连接部位于像素设定区域中的两个像素区域内的上表面与衬底基板之间的距离大于隔垫物的下表面与衬底基板之间的距离，使得隔垫物被阻挡在该连接部与薄膜晶体管形成的限位结构中，可以防止隔垫物移动到像素显示区域中，从而不会使隔垫物划伤配向膜，进而可以避免液晶显示面板产生漏光现象，提高液晶显示面板的显示效果。
[0052]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，仅与隔垫物对应的连接部面向隔垫物的一侧具有凹槽结构，其余不用于限制隔垫物的连接部可以不具有凹槽结构，这样可以提高除像素设定区域之外的像素区域的显示开口率。
[0053]较佳地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图2a和图2b所示，连接部140的结构相同。这样可以使制备各连接部140的工艺统一，从而可以降低工艺难度。
[0054]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图3a和图4a所示，连接部140包括:分别位于两个相邻的像素区域130内且沿第二方向X延伸的第一子连接部141，以及用于连接两个第一子连接部141的第二子连接部142;其中，
[0055]第二子连接部142包括:沿第一方向Y延伸的第一延伸部1421以及由第一延伸部1421的两端向第二方向X延伸的第二延伸部1422，其中，第一子连接部141在衬底基板100的正投影覆盖第二延伸部1422在衬底基板100的正投影;或者，第二延伸部1422在衬底基板100的正投影覆盖第一子连接部141在衬底基板100的正投影。
[0056]较佳地，在具体实施时，为了不影响像素区域中显示区域的开口率，在本发明实施例提供的上述阵列基板中，第二延伸部在衬底基板的正投影与第一子连接部在衬底基板的正投影重合。
[0057]进一步地，公共电极的材料一般常采用透明导电材料，例如氧化铟锡(ITO)材料，由于ITO材料的电阻比金属材料的电阻大，因此在阵列基板中不同位置处的公共电极的电压可能会不同，从而导致公共电极的均一性降低，因此为了提高阵列基板中不同位置处的公共电极的均一性，在具体实施时，在本发明实施例提供的上述阵列基板中，连接部的材料均为金属材料，例如金、银、铝等。
[0058]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，第一信号线和第二信号线的材料可以为透明导电材料，例如氧化铟锡(ITO)材料、氧化铟锌(IZO)材料、碳纳米管或石墨稀等;也可以为金属材料，例如金、银、招等，在此不作限定。
[0059]较佳地，由于金属材料的电阻小于透明导电材料的电阻，为了降低信号线的功耗，在具体实施时，在本发明实施例提供的上述阵列基板中，第一信号线和第二信号线均为金属材料。
[0060]较佳地，为了简化制作工艺，在本发明实施例提供的上述阵列基板中，如图3b和图4b所示，第一子连接部141与第二信号线120设置为同层同材质，且厚度相同。这样，在制备阵列基板100时只需要在形成第二信号线120时改变原有的构图图形，即可通过一次构图工艺形成第一子连接部141和第二信号线120的图形，不用增加单独制备第一子连接部141的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
[0061 ] 或者，如图3b和图4b所不，第二子连接部142与第一信号线(图3b和图4b均未不出)设置为同层同材质，且厚度相同。这样，在制备阵列基板100时只需要在形成第一信号线时改变原有的构图图形，即可通过一次构图工艺形成第二子连接部142和第一信号线的图形，不用增加单独制备第二子连接部142的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
[0062]较佳地，在本发明实施例提供的上述阵列基板中，如图3b和图4b所示，第一子连接部141与第二信号线120设置为同层同材质，且厚度相同；并且第二子连接部142与第一信号线(图3b和图4b均未示出)设置为同层同材质，且厚度相同。
[0063]在具体实施时，在本发明实施例提供的上述阵列基板中，连接部可以位于公共电极的上方，当然连接部也可以位于公共电极的下方，在此不作限定。下面均是以连接部位于公共电极的上方为例进行说明的。
[0064]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图3b和图4b所示，阵列基板还包括:位于第一信号线110所在层与第二信号线120所在层之间的第一绝缘层180 ο
[0065]在具体实施时，在本发明实施例提供的上述阵列基板中，如图3b所示，第一信号线(图3b中未示出)所在层位于第二信号线120所在层的上方，连接部140中的第二子连接部142通过贯穿第一绝缘层180的第一过孔181与第一子连接部141电性连接，第一子连接部141与对应的公共电极131电性连接。
[0066]较佳地，在具体实施时，在本发明实施例提供的上述阵列基板中，第一子连接部可以直接位于公共电极上方，从而与公共电极直接电性连接。这样可以省略制备过孔的工艺，简化制备工艺流程，节省生产成本，提高生产效率，
[0067]在具体实施时，在本发明实施例提供的上述阵列基板中，如图4b所示，第二信号线120所在层位于第一信号线(图4b中未示出)所在层的上方，连接部140中的第一子连接部141通过贯穿第一绝缘层180的第一过孔181与第二子连接部142电性连接，第二子连接部142与对应的公共电极131电性连接。
[0068]较佳地，在具体实施时，在本发明实施例提供的上述阵列基板中，第二子连接部直接位于公共电极上方，从而与公共电极直接电性连接。这样可以省略制备过孔的工艺，简化制备工艺流程，节省生产成本，提高生产效率，
[0069]当然，在具体实施时，在本发明实施例提供的上述阵列基板中，当第一信号线所在层位于第二信