号线所在层的上方时，阵列基板还可以包括:位于第二信号线与公共电极之间的公共绝缘层，连接部中的第一子连接部可以通过贯穿公共绝缘层的过孔与对应的公共电极电性连接;或者，
[0070]当第二信号线所在层位于第一信号线所在层的上方时，阵列基板还可以包括:位于第一信号线与公共电极之间的公共绝缘层，连接部中的第二子连接部通过贯穿公共绝缘层的过孔与公共电极电性连接。
[0071]进一步地，由于电阻并联后的等效电阻会比独立的电阻的电阻值小，为了降低连接部的电阻，在具体实施时，在本发明实施例提供的上述阵列基板中，如图5a和6a所示，该阵列基板还包括:位于连接部140上的导电层190;连接部140在衬底基板100的正投影覆盖导电层190在衬底基板100的正投影。这样通过在连接部上增加导电层，还可以进一步限制隔垫物，使其不会进入像素区域。
[0072]较佳地，通过增加导电层的面积可以降低连接部与导电层的等效电阻，但为了使导电层不影响像素区域中显示区域的开口率，在具体实施时，在本发明实施例提供的上述阵列基板中，连接部在衬底基板的正投影与导电层在衬底基板的正投影重合。
[0073]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图5b所示，导电层190与像素电极132同层设置且相互绝缘。这样，在制备阵列基板100时只需要在形成像素电极132时改变原有的构图图形，即可通过一次构图工艺形成导电层190与像素电极132的图形，不用增加单独制备导电层190的工艺，可以简化制备工艺流程，节省生产成本，提尚生广效率。
[0074]在具体实施时，在本发明实施例提供的上述阵列基板中，如图5b所示，在第一信号线(图5b中未示出)所在层位于第二信号线120所在层的上方时，该阵列基板还包括:位于第一信号线所在层与像素电极132所在层之间的第二绝缘层200;导电层190通过贯穿第二绝缘层200的第二过孔201与连接部140中的第二子连接部142电性连接。
[0075]或者，在具体实施时，在本发明实施例提供的上述阵列基板中，如图6b所示，在第二信号线120所在层位于第一信号线(图6b中未示出)所在层的上方时，该阵列基板还包括:位于第二信号线120所在层与像素电极132所在层之间的第二绝缘层200;导电层190通过贯穿第二绝缘层200的第二过孔201与连接部140中的第一子连接部141电性连接。
[0076]在具体实施时，在本发明实施例提供的上述阵列基板中，第一信号线可以为数据线，第二信号线可以为栅线;或者，第一信号线可以为栅线，第二信号线可以为数据线。
[0077]进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，薄膜晶体管一般包括相互绝缘的栅电极与有源层，以及与有源层电连接的源电极和漏电极;其中，栅电极一般与栅线设置为同层同材质，源电极和漏电极与数据线设置为同层同材质。
[0078]进一步地，在本发明实施例提供的上述阵列基板中，在衬底基板上一般还设置有其它结构和膜层，由于这些结构和膜层的设置均与现有技术相同，在此不作赘述。
[0079]基于同一发明构思，当阵列基板中的连接部包括第一子连接部和第二子连接部时，本发明实施例还提供了一种该阵列基板的制备方法，第一子连接部与第二信号线通过一次构图工艺形成;和/或，
[0080]第二子连接部与第一信号线通过一次构图工艺形成。
[0081]需要说明的是，在本发明实施例提供的上述制备方法中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺;光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
[0082]具体地，在具体实施时，在本发明实施例提供的上述制备方法中，第一子连接部与第二信号线通过一次构图工艺形成。这样只需要在形成第二信号线时改变原有的构图图形，即可通过一次构图工艺形成第一子连接部和第二信号线的图形，不用增加单独制备第一子连接部的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
[0083]或者，在具体实施时，在本发明实施例提供的上述制备方法中，第二子连接部与第一信号线通过一次构图工艺形成。这样只需要在形成第一信号线时改变原有的构图图形，即可通过一次构图工艺形成第二子连接部和第一信号线的图形，不用增加单独制备第二子连接部的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
[0084]较佳地，在具体实施时，在本发明实施例提供的上述制备方法中，第一子连接部与第二信号线通过一次构图工艺形成;并且第二子连接部与第一信号线通过一次构图工艺形成。这样可以只需要分别通过两次构图工艺即可形成第一子连接部与第二信号线的图形以及第二子连接部与第一信号线的图形，能够进一步简化制备工艺、节省生产成本，提高生产效率。
[0085]进一步地，当阵列基板包括导电层时，在具体实施时，在本发明实施例提供的上述制备方法中，导电层与像素电极通过一次构图工艺形成。这样可以同时形成导电层与像素电极的图形，能够简化制备工艺，节省生产成本，提高生产效率。
[0086]下面以图5b和图6b所示的阵列基板为例说明其制备方法。下面以第一信号线为数据线，第二信号线为栅线为例进行说明，但不限制本发明。
[0087]实施例一、
[0088]以图5b所示的阵列基板为例，该阵列基板的制备可以包括以下步骤:
[0089](I)通过一次构图工艺在衬底基板100上形成公共电极131的图形，如图7a所示；
[0090](2)通过一次构图工艺在衬底基板100上至少形成包括第二信号线120和第一子连接部141的图形，第一子连接部141与公共电极131直接电性连接，如图7b所示;这样只需要在形成第二信号线120时改变原有的构图图形，即可通过一次构图工艺形成第一子连接部141和第二信号线120的图形，不用增加单独制备第一子连接部141的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
[0091](3)通过一次构图工艺形成第一绝缘层180和过孔181的图形，如图7c所示；
[0092](4)通过一次构图工艺至少形成包括第一信号线(图7d中未示出)和第二子连接部142的图形，第二子连接部142通过贯穿第一绝缘层180的过孔181与第一子连接部141电性连接，如图7d所示;这样只需要在形成第一信号线时改变原有的构图图形，即可通过一次构图工艺形成第二子连接部142和第一信号线的图形，不用增加单独制备第二子连接部142的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
[0093](5)通过一次构图工艺形成第二绝缘层200和过孔201的图形，如图7e所示；
[0094](6)通过一次构图工艺形成导电层190和像素电极132的图形，导电层190通过贯穿第二绝缘层200的过孔与第二子连接部142电性连接，如图5b所示。这样只需要在形成像素电极132时改变原有的构图图形，即可通过一次构图工艺形成导电层190与像素电极132的图形，不用增加单独制备导电层190的工艺，可以简化制备工艺流程，节省生产成本，提高生产效率。
[0095]在具体实施时，在步骤(3)之后，在步骤(4)之前，还包括形成薄膜晶体管中的有源层的图形。
[0096]实施例二、
[0097]以图6b所示的阵列基板为例，该阵列基板的制备除了包括实施例一中的步骤(I)，还包括:
[0098](2)通过一次构图工艺至少形成包括第一信号线(图8a中未示出)和第二子连接部142的图形，第二子连接部142与公共电极131直接电性连接，如图8a所示;这样只需要在形成