集成电路和存储器件的制作方法

本申请要求于2015年12月23日提交的申请号为10-2015-0184919的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种集成电路和存储器件，更具体地，涉及能够执行用于将来自非易失性存储器的数据传送至锁存电路的启动操作的一种集成电路和存储器件。

背景技术：

图1为图示了在现有存储器件中的修复操作的示图。

参见图1，存储器件包括：单元阵列110，被配置为包括多个存储单元；行电路120，被配置为激活被行地址R_ADD选中的字线；以及列电路130，被配置为访问(例如，读取或写入)被列地址C_ADD选中的位线。

行熔丝电路140将与失效存储单元相对应的修复行地址REPAIR_R_ADD储存在单元阵列110内。行比较单元150将修复行地址REPAIR_R_ADD与从存储器件的外部提供的行地址R_ADD相比较。当修复行地址REPAIR_R_ADD被确定为与行地址R_ADD相同时，行比较单元150控制行电路120，以激活冗余字线(而不是被行地址R_ADD指定的字线)。

列熔丝电路160将与失效存储单元相对应的修复列地址REPAIR_C_ADD储存在单元阵列110内。列比较单元170将修复列地址REPAIR_C_ADD与从存储器件的外部提供的列地址C_ADD相比较。当修复列地址REPAIR_C_ADD被确定为与列地址C_ADD相同时，列比较单元170控制列电路130，以访问冗余位线(而不是被列地址C_ADD指定的位线)。

在现有的熔丝电路140和160中通常使用激光熔丝。根据熔丝是否已经被切割，激光熔丝储存数据“高”或“低”。激光熔丝能够在晶圆状态下被编程，而在封装体被安装在封装体的内部上之后不能被编程。此外，由于间距限制，激光熔丝不能以小的面积来设计。

为了克服这些缺点，诸如电熔丝阵列电路、与非(NAND)快闪存储器、或非(NOR)快闪存储器、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、铁电RAM(FRAM)和磁阻式RAM(MRAM)的非易失性存储电路中的一个被包括在存储器件内。修复信息被储存在非易失性存储电路中。

图2为图示了非易失性存储电路用于将修复信息储存在存储器件中的示例的示图。

参见图2，存储器件包括：多个存储体BK0至BK3；修复寄存器210_0至210_3，与存储体BK0至BK3相对应并且被配置为储存修复信息；配置寄存器210_4，被配置为储存配置信息；配置电路220；以及非易失性存储电路201。

非易失性存储电路201与图1中的熔丝电路140和160相对应。与全部存储体BK0至BK3相对应的修复地址被储存在非易失性存储电路201中。此外，用于存储器件的操作的配置信息被储存在非易失性存储电路201中。非易失性存储电路201可以包括电熔丝阵列电路、与非(NAND)快闪存储器、或非(NOR)快闪存储器、EPROM、EEPROM、FRAM和MRAM的任意一个。

修复寄存器210_0至210_3分别储存存储体BK0至BK3的修复数据。此外，配置寄存器210_4储存要被用于配置电路220的配置数据。基于储存在配置寄存器210_4中的配置数据，配置电路220可以配置用于存储器件的操作的各种类型的配置值，例如，内电压水平和各种类型的时延。在存储器件的上电期间，修复寄存器和配置寄存器210_0至210_4可以储存修复数据。要储存在修复寄存器和配置寄存器210_0至210_4中的修复数据和配置数据由非易失性存储电路201提供。在启动信号BOOTUP被使能的时间点，非易失性存储电路201将储存在其内的修复数据发送至修复寄存器210_0至210_3，并且将配置数据发送至配置寄存器210_4。

由于非易失性存储电路201的长的读取时延，需要花费额外的时间来提取储存在非易失性存储电路201中的数据。由于储存在非易失性存储电路201中的数据不能立即提取，因此有可能直接基于储存在非易失性存储电路201中的数据而以及时的方式来执行修复操作。因而，储存在非易失性存储电路201中的修复数据和配置数据被传送并储存在修复寄存器和配置寄存器210_0至210_4中。储存在修复寄存器和配置寄存器210_0至210_4中的修复数据和配置数据用于存储体BK0至BK3的修复操作和配置电路220的配置操作。从非易失性存储电路201到修复寄存器和配置寄存器210_0至210_4的修复数据和配置数据的传送过程被称为启动操作。只有当启动操作完成时，在修复失效单元和执行各种类型的配置操作之后，存储器件才能够开始正常的操作。

当测试存储器件时，通常执行老化测试，老化测试通过反复驱动存储器件的元件而施加压力。为了对存储体BK0至BK3和配置电路220的老化测试，需要预先执行启动操作。传送至修复寄存器和配置寄存器210_0至210_4作为启动操作的结果的数据需要保持完整。因此，不能同时执行对非易失性存储电路201的老化测试以及对存储体BK0至BK3和配置电路220的老化测试。这成为了测试时间较长的主要原因。

技术实现要素：

各个实施例涉及一种用于在集成电路或存储器件内同时测试非易失性存储器和其它元件的技术，所述非易失性存储器被配置为储存用于集成电路或存储器件的操作的数据。

在一个实施例中，一种集成电路可以包括：非易失性存储器，适用于在启动操作期间输出储存的数据；一个或更多个寄存器，适用于在执行启动操作时接收由非易失性存储器输出的数据并且储存接收到的数据；以及一个或更多个内电路，适用于使用储存在一个或更多个寄存器中的数据而操作。在不更新模式下，尽管执行启动操作，也不会执行从非易失性存储器至寄存器的数据更新。

集成电路还可以包括传送单元，传送单元适用于：在执行启动操作时将非易失性存储器输出的数据发送至一个或更多个寄存器，以及在不更新模式下被去激活。

在不更新模式下，已经储存在一个或更多个寄存器中的数据可以维持不变。此外，可以在对集成电路的老化测试期间设置不更新模式。此外，在不更新模式下，可以重复执行非易失性存储器的启动操作。

在一个实施例中，一种存储器件可以包括：非易失性存储器，适用于在启动操作期间储存修复数据和配置数据并且输出被储存的数据；一个或更多个修复寄存器，适用于在执行启动操作时接收由非易失性存储器输出的修复数据并且储存接收到的修复数据；一个或更多个配置寄存器，适用于在执行启动操作时接收由非易失性存储器输出的配置数据并且储存接收到的配置数据；一个或更多个存储体，适用于使用储存在一个或更多个修复寄存器中的修复数据而以冗余单元代替失效单元；以及配置电路，适用于使用储存在一个或更多个配置寄存器中的配置数据而执行配置操作。在不更新模式下，尽管执行启动操作，也不会执行从非易失性存储器至一个或更多个寄存器以及一个或更多个配置寄存器的数据更新。

集成电路还可以包括传送单元，传送单元适用于：在执行启动操作时将非易失性存储器输出的数据发送至一个或更多个寄存器以及一个或更多个配置寄存器，以及在不更新模式下被去激活。

在一个实施例中，一种集成电路的操作方法可以包括：执行用于将储存在非易失性存储器中的数据发送至一个或更多个寄存器并且将数据储存在一个或更多个寄存器中的启动操作；阻塞从非易失性存储器向一个或更多个寄存器的数据传输；以及执行对一个或更多个内电路的测试操作并且执行对非易失性存储器的测试操作，一个或更多个内电路使用储存在一个或更多个寄存器中的数据而操作。

在阻塞数据传输之前储存在一个或更多个寄存器中的数据即使在阻塞数据传输之后也维持不变。

附图说明

图1为图示了在现有存储器件中的修复操作的示图。

图2为图示了非易失性存储电路被用于将修复信息储存在存储器件中的示例的示图。

图3为图示了根据本发明的一个实施例的集成电路的配置的示图。

图4为图示了根据本发明的一个实施例的存储器件的配置的示图。

图5为图示了图4的存储器件的操作的示图。

具体实施方式

以下将参照附图更加详细地描述各个实施例。然而，本发明可以不同的形式体现，并且不应当被解释为受限于本文中所列举的实施例。更确切地说，提供这些实施例，以使本公开将彻底而完整，并且将本发明的范围充分地传达给本领域技术人员。贯穿本公开全文，在本发明的各种附图和实施例中，相同的附图标记表示相同的部件。

图3为显示了根据本发明的一个实施例的集成电路的配置的示图。

参见图3，集成电路可以包括非易失性存储器301、传送单元302、传送控制单元303、寄存器310_0至310_1和内电路320_0至320_1。

非易失性存储器301可以储存将要用于内电路320_0至320_1的数据。非易失性存储器301可以响应于启动信号BOOTUP的激活而顺序地输出储存于其内的数据ARE_DATA。非易失性存储器301可以包括诸如电熔丝阵列、与非(NAND)快闪存储器、或非(NOR)快闪存储器、EPROM、EEPROM、FRAM和MRAM的各种类型的非易失性存储器的任意一个。启动信号BOOTUP可以在启动操作期间被使能。

传送单元302可以将来自非易失性存储器301的数据ARE_DATA传输至寄存器310_0至310_1。传送单元302的激活/去激活可以由传送控制单元303控制。当启动信号BOOTUP被使能为“高”时，传送控制单元303可以通过将使能信号EN使能为“高”而激活传送单元302。与此相反，当不更新模式信号NO_UPDATE被使能为“高”时，无论启动信号BOOTUP的电平如何，传送控制单元303都可以通过将使能信号EN禁止为“低”而去激活传送单元302。即，传送单元302主要在启动操作期间被激活，传送单元302可以在不更新模式信号NO_UPDATE被使能为“高”的不更新模式中保持去激活，而无论启动操作如何。如图3所示，传送控制单元303可以包括与(AND)门和反相器。

寄存器310_0至310_1可以分别储存用于内电路320_0至320_1的操作的被传输的数据ARE_DATA。储存在寄存器310_0至310_1中的数据ARE_DATA可以在启动操作期间由非易失性存储器301经由传送单元302提供。在不更新模式下，即使在启动操作期间，因为从非易失性存储器301向寄存器310_0至310_1的新数据的传输被去激活的传送单元302所阻塞，所以已经储存在寄存器310_0至310_1中的数据ARE_DATA可以维持不变。

内电路320_0至320_1可以根据储存在寄存器310_0至310_1中的数据ARE_DATA而操作。例如，内电路320_0产生用于其内的内电压。可以根据储存在寄存器310_0中的数据ARE_DATA而控制内电压的水平。此外，内电路320_1可以基于储存在寄存器310_1中的数据ARE_DATA而修复其中的错误。

图3图示了一个示例，其该示例中，由于在启动操作期间从非易失性存储器301向寄存器310_0至310_1的数据传输被去激活的传送单元302所阻塞，因此，在不更新模式期间，不执行从非易失性存储器301向寄存器310_0至310_1的数据更新。在某些实施例中，从非易失性存储器301向寄存器310_0至310_1的数据更新可以以与不更新模式的上述描述不同的方式来阻塞。例如，在启动操作期间，在不更新模式下，将数据ARE_DATA从非易失性存储器301传送至寄存器310_0至310_1，而从非易失性存储器301向寄存器310_0至310_1的数据更新可以因被输入至寄存器310_0至310_1的数据的阻塞而被阻塞。

图4为显示了根据本发明的一个实施例的存储器件的配置的示图。图3的集成电路示例性地对应于图4的存储器件。

参见图4，存储器件可以包括非易失性存储器401、传送单元402、传送控制单元403、修复寄存器410_0至410_3、配置寄存器410_4、存储体BK0至BK3和配置电路420。

非易失性存储器401可以储存用于存储体BK0至BK3的修复数据和用于配置电路420的配置数据。非易失性存储器401可以响应于启动信号BOOTUP的激活而顺序地输出储存于其内的数据ARE_DATA。非易失性存储器401可以包括诸如电熔丝阵列、与非(NAND)快闪存储器、或非(NOR)快闪存储器、EPROM、EEPROM、FRAM和MRAM的各种类型的非易失性存储器的任意一个。

传送单元402可以将来自非易失性存储器401的数据ARE_DATA传输至修复寄存器410_0至410_3和配置寄存器410_4。传送单元402的激活/去激活可以由传送控制单元403控制。当启动信号BOOTUP被使能为“高”时，传送控制单元403可以通过将使能信号EN使能为“高”而激活传送单元402。与此相反，当不更新模式信号NO_UPDATE被使能为“高”时，传送控制单元403可以通过将使能信号EN禁止为“低”而去激活传送单元402，而无论启动信号BOOTUP的电平如何。即，传送单元402主要在启动操作期间被激活，传送单元402可以在不更新模式信号NO_UPDATE被使能为“高”的不更新模式下保持去激活，而无论启动操作如何。如图4所示，传送控制单元403可以包括与(AND)门和反相器。

修复寄存器410_0至410_3可以储存用于存储体BK0至BK3的被传输的修复数据。可以在启动操作期间从非易失性存储器401提供储存在修复寄存器410_0至410_3中的修复数据。在不更新模式下，即使在启动操作期间，因为从非易失性存储器401到修复寄存器410_0至410_3的新修复数据的传输被去激活的传送单元402所阻塞，所以已经储存在修复寄存器410_0至410_3中的修复数据可以维持不变。

用于配置电路420的被传输的配置数据可以被储存在配置寄存器410_4中。可以在启动操作期间从非易失性存储器401提供储存在配置寄存器410_4中的配置数据。在不更新模式下，在启动操作期间，因为从非易失性存储器401向配置寄存器410_4的新的配置数据的传输被去激活的传送单元402所阻塞，所以已经储存在配置寄存器410_4中的配置数据可以维持不变。

存储体BK0至BK3中的每个可以包括单元阵列和电路，所述电路被配置为从单元阵列读取数据/将数据写入单元阵列。此外，存储体BK0至BK3中的每个可以使用储存在相应的修复寄存器410_0至410_3中的修复数据，而执行用于在每个单元阵列内以冗余单元代替失效单元的修复操作。修复寄存器410_0至410_3的数量可以根据包括在对应的存储体BK0至BK3内的冗余单元的数量来确定。例如，当存储体BK2具有100个冗余单元时，对应的修复寄存器410_2的数量可以为100，并且能够储存100个失效地址。

配置电路420可以使用储存在配置寄存器410_4中的配置数据，而执行对存储器件的配置操作。例如，配置电路420可以设置用于存储器件的各种内电压(例如，核心电压和参考电压)的电平，并且可以设置存储器件的各种类型的参数值(例如，时延)。配置电路420所使用的配置寄存器410_4的数量根据配置电路420所执行的配置操作的类型而有所不同。

图4显示了一个示例，在该示例中，在不更新模式下，由于在启动操作期间从非易失性存储器401向修复寄存器410_0至410_3和配置寄存器410_4的数据传输被去激活的传送单元402所阻塞，因此不执行从非易失性存储器401向修复寄存器410_0至410_3和配置寄存器410_4的数据更新。在某些实施例中，从非易失性存储器401向修复寄存器410_0至410_3和配置寄存器410_4的数据更新可以与在不更新模式下的上述描述不同的方式被阻塞。例如，在启动操作期间，在不更新模式下，将数据ARE_DATA从非易失性存储器401传送至修复寄存器410_0至410_3和配置寄存器410_4，而从非易失性存储器401向修复寄存器410_0至410_3和配置寄存器410_4的数据更新可以因被输入至修复寄存器410_0至410_3和配置寄存器410_4的数据的阻塞而被阻塞。

图5为图示了图4的存储器件的操作的示图。以下参照图5描述对存储器件的测试的过程。

参见图5，可以在步骤S510执行启动操作。在启动操作期间，可以将修复数据从非易失性存储器401传送至修复寄存器410_0至410_3，并且可以将配置数据从非易失性存储器401传送至配置寄存器410_4。此外，在启动操作期间，存储体BK0至BK3可以使用储存在修复寄存器410_0至410_3中的修复数据而执行修复操作，而配置电路420可以使用储存在配置寄存器410_4中的配置数据而执行配置操作。即，在启动操作期间，存储体BK0至BK3和配置电路420可以执行正常操作。

在步骤S520，可以阻塞用于修复寄存器410_0至410_3和配置寄存器410_4的数据更新。数据更新可以被经由被使能的不更新模式信号NO_UPDATE而被去激活的传送单元402阻塞。当数据更新被阻塞时，由于储存在修复寄存器410_0至410_3和配置寄存器410_4的修复数据和配置数据维持不变，因此，可以独立地测试非易失性存储器401、存储体BK0至BK3和配置电路420。

在步骤S530，可以执行对于非易失性存储器401的测试。在这种情况下，所述测试可以为老化测试，并且可以重复执行非易失性存储器401的启动操作。尽管重复执行非易失性存储器401的启动操作，但由于用于修复寄存器410_0至410_3和配置寄存器410_4的数据更新已经被阻塞，因此，对存储体BK0至BK3和配置电路420的操作可能没有影响。

在步骤S540，在步骤S530的对非易失性存储器401的测试的同时，可以执行对存储体BK0至BK3和配置电路420的测试。在这种情况下，所述测试可以为老化测试。可以重复执行存储体BK0至BK3的读取/写入操作，并且可以重复执行配置电路420的操作。

根据本发明的实施例，在集成电路或存储器件内可以同时测试非易失性存储器和其他元件，所述非易失性存储器被配置为储存用于集成电路或存储器件的操作的数据。

尽管出于说明性的目的已经描述了各种实施例，但是对于本领域的技术人员显然的是，在不脱离以下权利要求所限定的本发明的精神和范围的情况下，可以做出各种改变和修改。