六个晶体管的静态随机存取存储器单元的制作方法
【技术领域】
[0001]本发明涉及一种存储器单元，特别是涉及一种六个晶体管的静态随机存取存储器单元。
【背景技术】
[0002]参阅图1，现有一种六个晶体管的静态随机存取存储器单元如”NanometerVariat1n-Tolerant SRAM Circuit and Statistical Design for Yield Chapter 2.AbuRahma，M ;Anis，M.”中所示，包含两个交叉耦接的反相器11，及两个传送闸晶体管12。
[0003]每一个反相器11包括串接于一个供应电压源VDD及一个互补供应电压源GND间的一个升压晶体管111及一个降压晶体管112，所述传送闸晶体管12分别电连接于所述反相器11与一个传输线13间。
[0004]其中，为了可以达到较好的读取功效，所述降压晶体管112的等效电阻必须小于所述传送闸晶体管12的等效电阻，如此，才不会使该升压晶体管111与该降压晶体管112的连接点所储存的数据受到影响(Chapter 2.6.1.2Read Stability Failure) ο
[0005]而为了可以达到较好的写入功效，所述传送闸晶体管12的等效电阻必须小于所述升压晶体管111的等效电阻，如此，才能得到良好的转态效果(Chapter 2.6.1.3ffriteStability Failure)。
[0006]由于现有技术为双边写入，因此在进行写入时会导致耗电较多，说明如下:例如当左侧反相器11的输出端Q的电压为低电平、右侧反相器11的输出端QB的电压为高电平时，此时若左侧传输线13所传输的数据为高电平、右侧传输线13所传输的数据为低电平，则于进行写入时，在所述传送闸晶体管12开启后到所述反相器11完成转态前，左侧的该传输线13、该传送闸晶体管12及该降压晶体管112会形成电流通路、右侧的该传输线13、该传送闸晶体管12及该升压晶体管111也会形成电流通路，如此，双边皆具有电流通路而导致电流消耗较多。
【发明内容】
[0007]本发明的目的在于提供一种能减少写入期间耗电量的六个晶体管的静态随机存取存储器单元。
[0008]本发明的六个晶体管的静态随机存取存储器单元，包含一个写入反相器、一个读取反相器、一个写入传送闸晶体管，及一个读取传送闸晶体管。
[0009]该写入反相器包括串接于一个供应电压源及一个互补供应电压源间的一个写入升压晶体管及一个写入降压晶体管。
[0010]该读取反相器包括串接于该供应电压源以及该互补供应电压源间的一个读取升压晶体管及一个读取降压晶体管，该读取反相器的输出端电连接该写入反相器的输入端，该读取反相器的输入端电连接该写入反相器的输出端。
[0011]该写入传送闸晶体管电连接于该写入反相器的输出端与一个写入讯号线间。
[0012]该读取传送闸晶体管电连接于该读取反相器的输出端与一个读取讯号线间。
[0013]于一个写入期间，该写入讯号线上的一个写入数据经由该写入传送闸晶体管单边写入，于一个读取期间，一个储存于该静态随机存取存储器单元的读取数据经由该读取传送闸晶体管单边读取至该读取讯号线。
[0014]其中，该读取升压晶体管的等效电阻小于该读取传送闸晶体管的等效电阻，且该读取降压晶体管的等效电阻小于该读取传送闸晶体管的等效电阻。
[0015]本发明的六个晶体管的静态随机存取存储器单元，该读取升压晶体管的面积大于该读取传送闸晶体管的面积，且该读取降压晶体管的面积大于该读取传送闸晶体管的面积。
[0016]本发明的六个晶体管的静态随机存取存储器单元，该读取升压晶体管的通道宽长比大于该读取传送闸晶体管的通道宽长比，且该读取降压晶体管的通道宽长比大于该读取传送闸晶体管的通道宽长比。
[0017]本发明的六个晶体管的静态随机存取存储器单元，该读取升压晶体管的通道宽度大于该读取传送闸晶体管的通道宽度，且该读取降压晶体管的通道宽度大于该读取传送闸晶体管的通道宽度。
[0018]本发明的六个晶体管的静态随机存取存储器单元，该读取升压晶体管的阈值电压小于该读取传送闸晶体管的阈值电压，且该读取降压晶体管的阈值电压小于该读取传送闸晶体管的阈值电压。
[0019]本发明的六个晶体管的静态随机存取存储器单元，该写入升压晶体管的等效电阻大于该写入传送闸晶体管的等效电阻，且该写入降压晶体管的等效电阻大于该写入传送闸晶体管的等效电阻。
[0020]本发明的六个晶体管的静态随机存取存储器单元，该写入升压晶体管的面积小于该写入传送闸晶体管的面积，且该写入降压晶体管的面积小于该写入传送闸晶体管的面积。
[0021]本发明的六个晶体管的静态随机存取存储器单元，该写入升压晶体管的通道宽长比小于该写入传送闸晶体管的通道宽长比，且该写入降压晶体管的通道宽长比小于该写入传送闸晶体管的通道宽长比。
[0022]本发明的六个晶体管的静态随机存取存储器单元，该写入升压晶体管的通道宽度小于该写入传送闸晶体管的通道宽度，且该写入降压晶体管的通道宽度小于该写入传送闸晶体管的通道宽度。
[0023]本发明的六个晶体管的静态随机存取存储器单元，该写入升压晶体管的阈值电压大于该写入传送闸晶体管的阈值电压，且该写入降压晶体管的阈值电压大于该写入传送闸晶体管的阈值电压。
[0024]本发明的有益效果在于:通过将该静态随机存取存储器单元分为写入及读取两边，并分别进行单边写入及单边读取，如此，即使当所写入的电压电平与该静态随机存取存储器单元所储存的电压电平不相同时，也只有该写入反相器单边的路径会耗电，相较于现有技术，可以大幅减少写入期间的耗电量。
【附图说明】
[0025]本发明的其他的特征及功效，将于参照图式的实施方式中清楚地呈现，其中:
[0026]图1是现有一种六个晶体管的静态随机存取存储器单元的示意图；
[0027]图2是本发明六个晶体管的静态随机存取存储器单元的一个实施例的示意图；
[0028]图3是该实施例的另一个示意图?’及
[0029]图4是该实施例的第三示意图。
【具体实施方式】
[0030]在描述本发明的细节前，应当注意在下述说明中，当两个元件以“串接耦合”、“串联”等相近用语描述时，这仅是为了描述两者间的串行连接关系，而不一定表示流经两者的电流是相同的，也不限制是否有额外元件电连接至两者间的公共节点。基本上，在下述说明中，应在只省视此两个元件时，诸如“元件串联”、”元件串接耦合”等用语才被如此解释。
[0031]参阅图2，本发明六个晶体管的静态随机存取存储器单元的实施例包含一个写入反相器2、一个读取反相器3、一个写入传送闸(write pass gate)晶体管4，及一个读取传送闸(read pass gate)晶体管 5。
[0032]该写入反相器(inverter) 2包括串接于一个供应电压源VDD及一个互补供应电压源GND间的一个写入升压(pull-up)晶体管21及一个写入降压(pull-down)晶体管22，为方便说明起见，于图中将该写入反相器2的输出端标示为QB。
[0033]该读取反相器3包括串接于该供应电压源VDD以及该互补供应电压源GND间的一个读取升压晶体管31及一个读取降压晶体管32，该读取反相器3的输出端电连接该写入反相器2的输入端，该读取反相器3的输入端电连接该写入反相器2的输出端。为方便说明起见，于图中将该读取反相器3的输出端标示为Q。
[0034]该写入传送闸晶体管4电连接于该写入反相器2的输出端QB与一个写入讯号线6间。
[0035]其中，该写入升压晶体管21的面积小于该写入传送闸晶体管4的面积(即该写入升压晶体管21的等效电阻大于该写入传送闸晶体管4的等效电阻)，且该写入降压晶体管22的面积小于该写入传送闸晶体管4的面积(即该写入降压晶体管22的等效电阻大于该写入传送闸晶体管4的等效电阻)。
[0036]值得一提的是，该写入升压晶体管21与该写入降压晶体管22的驱动能力可以设计为相同，但也能依实际需求而有不同设计，并不限于此。
[0037]该读取传送闸晶体管5电连接于该读取反相器3的输出端Q与一个读取讯号线7间。
[0038]其中，该读取升压晶体管31与该读取降压晶体管32的面积皆大于该读取传送闸晶体管5的面积(即该读取升压晶体管31与该读取降压晶体管32的等效电阻皆小于该读取传送闸晶体管5的等效电阻)。
[0039]值得一提的是，该读取升压晶体管31与该读取降压晶体管32的驱动能力可以设计为相同，但也能依实际需求而有不同设计，并不限于此。
[0040]于一个写入期间，该写入讯号线6上的一个写入数据经由该写入传送闸晶体管4单边写入，于一个读取期间，该静态随机存取存储器单元所储存的一个读取数据经由该读取传送闸晶体管5单边读取至该读取讯号线7。
[0041]值得一提的是，该读取升压晶体管31的通道宽长比(channel width-to-lengthrat1)大于该读取传送闸晶体管5的通道宽长比，且该读取降压晶体管32的通道宽长比大于该读取传送闸晶体管5的通道宽长比；该读取升压晶体管31的通道宽度(channelwidth)大于该读取传送闸晶体管5的通道宽度，且该读取降压晶体管32的通道宽度大于该读取传送闸晶体管5的通道宽度。
[0042]该写入升压晶体管21的通道宽长比小于该写入传送闸晶体管4的通道宽长比，且该写入降压晶体管22的通道宽长比小于该写入传送闸晶体管4的通道宽长比；该写入升压晶体管21的通道宽度小于该写入传送闸晶体管4的通道宽度，且该写入降压晶体管22的通道宽度小于该写入传送闸晶体管4的通道宽度。
[0043]该读取升压晶体管31的阈值电压(threshold voltage，一般写为Vth)小于该读取传送闸晶体管5的阈值电压，且该读取降压晶体管32的阈值电压小于该读取传送闸晶体管5的阈