入与节点NDP2连接。
[0136]设定部84包括设置于电源电压VDD的线与接地电压Vss的线之间的P沟道M0S晶体管P2、P3、N沟道M0S晶体管N2、N3、N4和反相器IV5。反相器IV5接受程序脉冲有效信号PPEJ沟道M0S晶体管P2的栅极与反相器IV5的输出连接。P沟道M0S晶体管P3的栅极以及N沟道M0S晶体管N2的栅极与节点NDP2连接。N沟道M0S晶体管N3的栅极接受程序脉冲有效信号PPEJ沟道M0S晶体管N4的栅极接受写入脉冲WPLSW沟道M0S晶体管P3与N沟道M0S晶体管N2之间的节点NDP3与主位线WMBL_iP连接。
[0137]在双单元数据“1”的写入时，通过非反相信号线PSL而送来“H”电平，节点NDP1的数据即写入锁存数据成为“H”电平，主位线WMBL_iP的电压成为VDD。
[0138]另一方面，在双单元数据“0”的写入时，通过非反相信号线PSL而送来“L”电平，节点NDP1的数据即写入锁存数据成为“L”电平，在写入脉冲WPLS被激活的期间，主位线丽BL_iP与接地电压Vss连接，在主位线WMBL_iP中流过写入电流。
[0139]在预写时，通过将正锁存置位低电平信号PLSL设定为“H”电平，将反相锁存置位高电平信号/LSH设定为“H”电平，节点NDP1的数据即写入锁存数据成为“L”电平。而且，在写入脉冲WPLS被激活的期间，主位线WMBL_iP与接地电压Vss连接，在主位线WMBL_iP中流过写入电流。
[0140]图12是示出第2实施方式的主位线电压控制电路51Ni(i= 0?3)的结构的图。如图12所示，主位线电压控制电路51Ni具备置位部91、数据输入部92、数据保持部93、设定部94和反相器IV9。
[0141]置位部91包括P沟道M0S晶体管P4和N沟道M0S晶体管N5W沟道M0S晶体管P4设置于电源电压VDD的线与节点NDN1之间。P沟道M0S晶体管P4的栅极接受反相锁存置位高电平信号/LSILN沟道M0S晶体管N5设置于节点NDN1与接地电压Vss的线之间。N沟道M0S晶体管N5的栅极接受负锁存置位低电平信号NLSL。
[0142]数据输入部92包括反相器IV6和开关SW2。反相器IV6接受锁存开关信号LSW。开关SW2接受由反相信号线NSL传送来的反相数据，通过锁存开关信号LSW以及反相器IV6的输出(即，锁存开关信号LSW的反相信号)来控制。开关SW2在锁存开关信号LSW为“H”电平时，将由反相信号线NSL传送来的反相数据传送到节点NDN1。
[0143]数据保持部93包括交替连接的反相器IV7与反相器IV8。
[0144]反相器IV7的输入以及反相器IV8的输出与节点NDN1连接，反相器IV7的输出以及反相器IV8的输入与节点NDN2连接。
[0145]反相器IV9的输入与节点NDN2连接。
[0146]设定部94包括设置于电源电压VDD的线与接地电压Vss的线之间的P沟道M0S晶体管P5、P6、N沟道M0S晶体管N6、N7、N8和反相器IV10。反相器IV10接受程序脉冲有效信号PPE。P沟道M0S晶体管P5的栅极与反相器IV10的输出连接。P沟道M0S晶体管P6的栅极以及N沟道M0S晶体管N6的栅极与节点NDN2连接。N沟道M0S晶体管N7的栅极接受程序脉冲有效信号PPEA沟道M0S晶体管N8的栅极接受写入脉冲WPLS1沟道M0S晶体管P6与N沟道M0S晶体管N6之间的节点NDN3与主位线WMBL_iN连接。
[0147]在双单元数据“1”的写入时，通过反相信号线NSL而送来“L”电平，节点NDN1的数据即写入锁存数据成为“L”电平，在写入脉冲WPLS被激活的期间，主位线丽BL_iN与接地电压Vss连接，在主位线WMBL_iN中流过写入电流。
[0148]另一方面，在双单元数据“0”的写入时，通过反相信号线NSL而送来“H”电平，节点NDN1的数据即写入锁存数据成为“H”电平，主位线WMBL_iN的电压成为VDD。
[0149]在预写时，通过将负锁存置位低电平信号NLSL设定为“H”电平，并将反相锁存置位高电平信号/LSH设定为“H”电平，从而节点NDN1的数据即写入锁存数据成为“L”电平。而且，在写入脉冲WPLS被激活的期间，主位线WMBL_iN与接地电压Vss连接，在主位线WMBL_iN中流过写入电流。
[0150](动作定时)
[0151]图13是示出第2实施方式的双单元数据的消除脉冲施加时的动作定时的图。
[0152]闪存定序器7将ZM0S选择信号Z0、Z1设定为“L”电平，将放电信号DCR0、DCR1设定为“H”电平。由此，gU位线SBL_0P?SBL_7P、SBL_0N?SBL_7N与接地电压Vs s的线连接。
[0153]闪存定序器7将程序脉冲有效信号PPE设定为“H”电平，将写入脉冲WPLS设定为“H”电平，将锁存置位高电平信号LSH暂时设定为“L”电平，之后设定为“H”电平。然后，闪存定序器7将正锁存置位低电平信号PLSL暂时设定为“H”电平，之后设定为“L”电平，使负锁存置位低电平信号NLSL维持于“L”电平，使锁存开关信号LSW维持于“L”电平。
[0154]由此，在主位线电压控制电路51P0?51P3中，节点NDP1的锁存数据PData成为“L”电平，节点NDP2成为“H”电平，N沟道M0S晶体管N2、N3、N4导通，P沟道M0S晶体管P3截止，节点NDP3成为“L”电平。其结果是，主位线WMBL_0P?WMBL_3P的电压成为接地电压Vss。
[0155]另外，在主位线电压控制电路51N0?51N3中，节点NDN1的锁存数据NData成为“Η”电平，节点NDN2成为“L”电平，Ν沟道M0S晶体管Ν6截止，Ρ沟道M0S晶体管Ρ5、Ρ6导通，节点NDN3成为“Η”电平。其结果是，主位线WMBL_0N?WMBL_3N的电压成为VDD。
[0156]接下来，闪存定序器7将放电信号DCR0、DCR1设定为“L”电平。由此，副位线SBL_0P?SBL_7P、SBL_0N?SBL_7N与接地电压Vs s的线不连接。
[0157]另外，闪存定序器7将ZM0S选择信号Z0、Z1设定为“H”电平。由此，主位线WMBL_iP(i=0?3)与副位线SBL_iP以及SBL_i+4P连接，副位线SBL_iP以及SBL_i+4P的电压维持接地电压Vss。另外，主位线WMBL_iN( i = 0?3)与副位线SBL_iN以及SBL_i+4N连接，副位线SBL_iN以及SBL_i+4N的电压成为VDD。
[0158]接下来，闪存定序器7将存储器栅极MG的电压设定为用于施加消除脉冲的电压(_10V)，将源极线SL的电压设定为用于施加消除脉冲的电压(6V)，使控制栅极CG的电压维持于0V。
[0159]由此，对存储器单元MC1、MC2施加消除脉冲，开始进行BTBT(BandTo BandTunneling，带带隧穿)消除。与正单元MCI连接的副位线SBL_0P?SBL_7P的电压是接地电压Vss，并且与负单元MC2连接的副位线SBL_0N?SBL_7N的电压是VDD，因此正单元MCI的消除速度比负单元MC2的消除速度快。由于消除速度之差，消除后的双单元MC1、MC2的阈值电压Vth之差成为不取决于消除前的双单元数据的差。
[0160]接下来，闪存定序器7使源极线SL的电压回到非选择状态(0V)。由此，结束对存储器单元MC1、MC2施加消除脉冲，BTBT消除结束。另外，闪存定序器7使存储器栅极MG的电压回到非选择电压(0V)。
[0161 ]接下来，闪存定序器7将放电信号DCRO、DCR1设定为“H”电平，将ZM0S选择信号Z0、Z1设定为“L”电平。
[0162]由此，主位线WMBL_iP(i = 0?3)与副位线SBL_iP以及SBL_i+4P不连接。另外，主位线WMBL_iN(i = 0?3)与副位线SBL_iN以及SBL_i+4N不连接。另外，副位线SBL_0P?SBL_7P、SBL_0N?SBL_7N与接地电压Vss的线连接，副位线SBL_0N?SBL_7N的电压回到接地电压
Vsso
[0163]如上所述，在本实施方式中，通过主位线电压控制电路，在双单元数据的消除脉冲施加时，将与正单元连接的位线的电压设定为Vss，将与负单元连接的位线的电压设定为VDD，使正单元的消除速度(阈值电压Vth的减少速度)比负单元的消除速度快。由此，能够使得在消除后无法读取消除前的双单元数据。
[0164]此外，在本实施方式中，将锁存置位低电平信号分离为正极用与负极用，但不限定于此。在将锁存置位高电平信号分离为正极用与负极用的结构中，也能够进行同样的锁存数据的置位。
[0165][第3实施方式]
[0166]图14是示出第3实施方式中的与双单元数据的读取、写入以及消除有关的详细电路结构的图。图10的电路结构中的主位线电压控制电路51P0?51P3、51N0?51N3在图14的电路结构中置换成主位线电压控制电路52P0?52P3、52N0?52N3。
[0167]图15是示出第3实施方式的主位线电压控制电路52Pi(i= 0?3)的结构的图。图15的主位线电压控制电路52Pi与图11的主位线电压控制电路51Pi不同之处如下。
[0168]图11的置位部81具备N沟道M0S晶体管N1，与此相对地，图15的置位部281具备N沟道M0S晶体管N21。与N沟道M0S晶体管N1同样地，N沟道M0S晶体管N21设置于节点NDP1与接地电压Vss的线之间。N沟道M0S晶体管N21的栅极在正侧与负侧接受共用的锁存置位低电平信号 LSL。
[0169]另外，图11的设定部84具备P沟道M0S晶体管P2，与此相对地，图15的设定部284具备P沟道M0S晶体管P22W沟道M0S晶体管P2与电源电压VDD的线连接，与此相对地，P沟道M0S晶体管P22与正极用的充电电压线PGCV连接。此处，对充电电压线PGCV提供的电压通常为VDD，但在施加消除脉冲的期间以及该期间前后，设定为Va (在Vb (对充电电压线NGCV提供的电压))。在本实施方式中，设为Va〈Vb来进行说明。
[0170]图16是示出第3实施方式的主位线电压控制电路52Ni(i= 0?3)的结构的图。图16的主位线电压控制电路52Ni与图12的主位线电压控制电路51Ni不同之处如下。
[0171]图12的置位部91具备N沟道M0S晶体管N5，与此相对地，图16的置位部291具备N沟道M0S晶体管N25。与N沟道M0S晶体管N2同样地，N沟道M0S晶体管N25设置于节点NDN1与接地电压Vss的线之间。N沟道M0S晶体管N21的栅极在正侧与负侧接受共用的锁存置位低电平信号 LSL。
[0172]另外，图12的设定部94具备P沟道M0S晶体管P5，与此相对地，图16的设定部294具备P沟道M0S晶体管P25W沟道M0S晶体管P5与电源电压VDD的线连接，与此相对地，P沟道M0S晶体管P25与负极用的充电电压线NGCV连接。此处，对充电电压线NGCV提供的电压为Vb。在本实施方式中，设为Vb = VDD来进行说明。
[0173](动作定时)
[0174]图17是示出第3实施方式的双单元数据的消除脉冲施加时的动作定时的图。
[0175]闪存定序器7将ZM0S选择信号Z0、Z1设定为“L”电平，将放电信号DCR0、DCR1设定为“H”电平。由此，gU位线SBL_0P?SBL_7P、SBL_0N?SBL_7N与接地电压Vs s的线连接。
[0176]闪存定序器7将程序脉冲有效信号PPE设定为“H”电平，使写入脉冲WPLS维持于“L”电平，将锁存置位高电平信号LSH暂时设定为“L”电平，之后设定为“H”电平。然后，闪存定序器7使锁存置位低电平信号LSL维持于“L”电平，并使锁存开关信号LSW维持于“L”电平。
[0177]进而，闪存定序器7使对正极用的充电电压线PGCV提供的电压从VDD变化成Va(0〈Va<VDD)，使对负极用的充电电压线NGCV提供的电压维持于VDD。
[0178]由此，在主位线电压控制电路52P0?52P3中，节点NDP1的锁存数据PData成为“H”电平，节点NDP2成为“L”电平，N沟道MOS晶体管N2截止，P沟道MOS晶体管P22、P3导通，节点NDP3成为“H”电平。其结果是，主位线WMBL_0P?WMBL_3P的电压成为Va。
[0179]另外，在主位线电压控制电路52N0?52N3中，节点NDN1的锁存数据NData成为“H”电平，节点NDN2成为“L”电平，N沟道M0S晶体管N6截止，P沟道M0S晶体管P25、P6导通，节点NDN3成为“H”电平。其结果是，主位线WMBL_0N?WMBL_3N的电压成为VDD。
[0180]接下来，闪存定序器7将放电信号DCR0、DCR1设定为“L”电平。由此，副位线SBL_0P?SBL_7P、SBL_0N?SBL_7N与接地电压Vs s的线不连接。
[0181]另外，闪存定序器7将ZM0S选择信号Z0、Z1设定为“H”电平。由此，主位线WMBL_iP(i=0?3)与副位线SBL_iP以及SBL_i+4P连接，副位线SBL_iP以及SBL_i+4P的电压成为Va(0〈Va〈VDD)。另外，主位线WMBL_iN( i =0?3)与副位线SBL_iN以及SBL_i+4N连接，副位线SBL_iN以及SBL_i+4N的电压成为VDD。
[0182]接下来，闪存定序器7将存储器栅极MG的电压设定为用于施加消除脉冲的电压(_10V)，将源极线SL的电压设定为用于施加消除脉冲的电压(6V)，使控制栅极CG的电压维持于0V。
[0183]由此，对存储器单元MC1、MC2施加消除脉冲，开始进行BTBT消除。与正单元MCI连接的副位线381^0??381^7?的电压是￥&(0〈￥&〈￥00)，并且与负单元此2连接的副位线381^(^?SBL_7N的电压是VDD，因此正单元MCI的消除速度比负单元MC2的消除速度快。由于消除速度之差，消除后的双单元MC1、MC2的阈值电压Vth之差成为不取决于消除前的双单元数据的差。
[0184]接下来，闪存定序器7使源极线SL的电压回到非选择状态(0V)。由此，结束对存储器单元MC1、MC2施加消除脉冲，BTBT消除结束。另外，闪存定序器7使存储器栅极MG的电压回到非选择电压(0V)。
[0185]接下来，闪存定序器7将放电信号DCR0、DCR1设定为“H”电平，将ZM0S选择信号Z0、Z1设定为“L”电平。
[0186]由此，主位线WMBL_iP(i= 0?3)与副位线SBL_iP以及SBL_i+4P不连接。另外，主位线WMBL_iN(i = 0?3)与副位线SBL_iN以及SBL_i+4N不连接。另外，副位线SBL_0P?SBL_7P、SBL_0N?SBL_7N与接地电压Vss的线连接，副位线SBL_0P?SBL_7P、副位线SBL_0N?SBL_7N的电压回到接地电压Vs s。