误校正电路(ECC) 3140可以检测并校正从半导体器件1000读取的数据中的错误。半导体接口(I/F) 3150可以与半导体器件1000接口。CPU 3120可以执行用于存储器控制单元3100的数据交换的控制操作。此外，尽管未在图10中示出，但用于储存用来与主机接口的编码数据的R0M(未示出)可以被设置在存储系统3000中。
[0089]在一个实施例中，存储系统3000可以被应用到计算机、超移动PC(UMPC)、工作站、上网本、PDA、便携式计算机、网络平板、无线电话、移动电话、智能电话、数字相机、数字录音机、数字音频播放器、数字图像记录仪、数字图像播放器、数字录像机、数字视频播放器、在无线环境中发送和接收信息的设备以及构成家庭网络的各种设备中的一种。
[0090]图13是图示包括根据一个实施例的半导体器件的计算系统4000的例示的框图。
[0091]参见图13，计算系统4000包括电耦接至总线4300的半导体器件1000的实施例、存储器控制器4100、调制解调器4200、微处理器4400以及用户接口 4500。当计算系统4000是移动设备时，可以额外提供用于供应计算系统4000的操作电压的电池4600。计算系统4000可以包括应用芯片组(未示出)、相机图像处理器(CIS)(未示出)和移动DRAM(未示出)等。
[0092]半导体器件1000可以以与图1中示出的半导体器件1000基本上相同的方式来配置。因此，将省略对其的详细描述。
[0093]存储器控制器4100和半导体器件1000可以是固态驱动/盘(SSD)的部件。
[0094]半导体器件1000和存储器控制器4100可以使用各种类型的封装来安装。例如，半导体器件1000和存储器控制器4100可以使用诸如叠层封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(ΗΠΡ)、华夫包式裸片、晶圆形式裸片、板上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)和晶圆级处理层叠封装(WSP)等封装来安装。
[0095]根据各种实施例，三维非易失性存储器件的擦除操作和读取操作的可靠性可以改口 ο
[0096]各种实施例可以提供一种新型操作方法及电路，以按照存储阵列的改变了的结构来实施其以增加集成度，由此增进操作特性和可靠性。
[0097]通过以上实施例可以看出，本申请提供了以下的技术方案。
[0098]技术方案1.一种非易失性存储器件的操作方法，所述操作方法包括:
[0099]擦除包括在存储块的多个串中的存储单元，其中，存储单元耦接在位线与公共源极线之间；
[0100]对存储单元之中的具有低擦除速度的被选存储单元执行擦除验证操作；以及
[0101]重复存储单元的擦除和擦除验证操作的执行，直到擦除验证操作通过为止。
[0102]技术方案2.如技术方案I所述的操作方法，其中，通过使用增量阶跃脉冲擦除ISPE方法来执行存储单元的擦除。
[0103]技术方案3.如技术方案I所述的操作方法，其中，通过施加擦除电压到位线和公共源极线并将耦接至存储单元的字线耦接至接地端子来执行存储单元的擦除。
[0104]技术方案4.如技术方案I所述的操作方法，其中，通过施加擦除验证电压到耦接至被选存储单元的字线并施加通过电压到剩余的字线来执行擦除验证操作。
[0105]技术方案5.如技术方案4所述的操作方法，其中，擦除验证操作在被选存储单元的阈值电压低于擦除验证电压时通过，而当在存储单元之中检测到至少一个具有不低于擦除验证电压的阈值电压的存储单元时失败。
[0106]技术方案6.如技术方案5所述的操作方法，其中，当擦除验证操作失败时，重复以上的步骤，直到擦除验证操作通过为止。
[0107]技术方案7.如技术方案I所述的操作方法，还包括:执行测试操作以在存储单元的擦除之前判定存储单元之中具有低擦除速度的被选存储单元。
[0108]技术方案8.如技术方案7所述的操作方法，其中，测试操作包括测试编程操作、测试擦除操作和用于慢单元的地址储存操作。
[0109]技术方案9.如技术方案8所述的操作方法，其中，通过用任意测试数据对存储块编程来执行测试编程操作。
[0110]技术方案10.如技术方案9所述的操作方法，其中，可以通过增量阶跃脉冲编程ISPP方法或不执行编程验证操作来执行测试编程操作。
[0111]技术方案11.如技术方案8所述的操作方法，其中，通过施加测试擦除电压到耦接至存储块的位线、公共源极线和管道线来执行测试擦除操作。
[0112]技术方案12.如技术方案11所述的操作方法，其中，测试擦除电压具有单脉冲形状或包含具有预定电平的多个擦除脉冲。
[0113]技术方案13.如技术方案8所述的操作方法，其中，用于慢单元的地址储存操作包括:
[0114]执行测试擦除验证操作以选择慢单元；以及
[0115]储存关于包括在测试擦除验证操作期间被选择的慢单元的页的地址信息。
[0116]技术方案14.如技术方案13所述的操作方法，其中，通过施加测试验证电压到耦接至存储块的字线来执行测试擦除验证操作。
[0117]技术方案15.如技术方案14所述的操作方法，其中，具有比测试验证电压高的阈值电压的存储单元被选择作为慢单元。
[0118]技术方案16.—种非易失性存储器件，包括:
[0119]存储块，被配置用于储存数据；
[0120]电路组，被配置用于对存储块执行测试操作和主擦除操作；
[0121]储存单元，被配置用于储存关于包括慢单元的页的地址信息；以及
[0122]控制电路，被配置用于控制电路组来在主擦除操作期间擦除包括在存储块中的存储单元，来基于所述地址信息而对慢单元执行擦除验证操作，以及来执行主擦除操作直到擦除验证操作通过为止。
[0123]技术方案17.如技术方案16所述的非易失性存储器件，其中，控制电路在测试操作期间控制电路组来执行测试编程操作以将任意数据储存在存储块中，来执行测试擦除操作以擦除储存所述任意数据的存储块，以及来执行测试擦除验证操作以选择存储块中包括的存储单元之中的慢单元。
[0124]技术方案18.如技术方案17所述的非易失性存储器件，其中，控制电路控制电路组，使得关于包括在测试擦除验证操作期间被选择的慢单元的页的地址信息被储存在储存单元中。
[0125]技术方案19.如技术方案16所述的非易失性存储器件，其中，控制电路控制电路组，使得在执行主擦除操作时不对除慢单元之外的剩余的存储单元执行擦除验证操作。
[0126]技术方案20.如技术方案16所述的非易失性存储器件，其中，控制电路控制电路组，使得在对慢单元的擦除验证操作通过时存储块的主擦除操作终止。
【主权项】
1.一种非易失性存储器件的操作方法，所述操作方法包括: 擦除包括在存储块的多个串中的存储单元，其中，存储单元耦接在位线与公共源极线之间； 对存储单元之中的具有低擦除速度的被选存储单元执行擦除验证操作；以及 重复存储单元的擦除和擦除验证操作的执行，直到擦除验证操作通过为止。2.如权利要求1所述的操作方法，其中，通过使用增量阶跃脉冲擦除ISPE方法来执行存储单元的擦除。3.如权利要求1所述的操作方法，其中，通过施加擦除电压到位线和公共源极线并将耦接至存储单元的字线耦接至接地端子来执行存储单元的擦除。4.如权利要求1所述的操作方法，其中，通过施加擦除验证电压到耦接至被选存储单元的字线并施加通过电压到剩余的字线来执行擦除验证操作。5.如权利要求4所述的操作方法，其中，擦除验证操作在被选存储单元的阈值电压低于擦除验证电压时通过，而当在存储单元之中检测到至少一个具有不低于擦除验证电压的阈值电压的存储单元时失败。6.如权利要求5所述的操作方法，其中，当擦除验证操作失败时，重复以上的步骤，直到擦除验证操作通过为止。7.如权利要求1所述的操作方法，还包括:执行测试操作以在存储单元的擦除之前判定存储单元之中具有低擦除速度的被选存储单元。8.如权利要求7所述的操作方法，其中，测试操作包括测试编程操作、测试擦除操作和用于慢单元的地址储存操作。9.如权利要求8所述的操作方法，其中，通过用任意测试数据对存储块编程来执行测试编程操作。10.一种非易失性存储器件，包括: 存储块，被配置用于储存数据； 电路组，被配置用于对存储块执行测试操作和主擦除操作； 储存单元，被配置用于储存关于包括慢单元的页的地址信息；以及 控制电路，被配置用于控制电路组来在主擦除操作期间擦除包括在存储块中的存储单元，来基于所述地址信息而对慢单元执行擦除验证操作，以及来执行主擦除操作直到擦除验证操作通过为止。
【专利摘要】一种非易失性存储器件的操作方法，可以包括：擦除包括在存储块的多个串中的存储单元，其中存储单元耦接在位线与公共源极线之间。非易失性存储器件的操作方法可以包括：对存储单元之中的具有低擦除速度的被选存储单元执行擦除验证操作。非易失性存储器件的操作方法可以包括：重复存储单元的擦除和擦除验证操作的执行，直到擦除验证操作通过为止。
【IPC分类】G11C16/14
【公开号】CN105513639
【申请号】CN201510657105
【发明人】李东训
【申请人】爱思开海力士有限公司
【公开日】2016年4月20日
【申请日】2015年10月12日
【公告号】US20160104540