经硅化物化的内嵌硅的制作方法

专利名称：经硅化物化的内嵌硅的制作方法
技术领域：
本发明大体上涉及硅化物化反应及其产物，且更明确地说，涉及凹座内硅的完全硅 化物化。 背景技木集成电路设计在不断地按比例縮小以降低功率消耗且增加速度。随着每次更新换代， 装置倾向于变得更小且更密集封装，从而产生多种关于集成的问题。集成问题之一是提 供给导电元件的体积较小。为了实现可接受的电路速度，重要的是此类元件具备极高的 传导率。其它问题与加衬或填充高纵横比沟槽或通孔的困难有关。举例来说，细长的沟槽是 用于波纹金属化的；隔离的空穴或通孔是用于形成垂直触点的；衬底上方的堆叠沟槽和 衬底内的深沟槽是用于存储器单元电容器的形成的；等等。随着每次更新换代，由于纵 横比较高，此类通孔内的沉积变得更具挑战性。在沉积或随后的处理过程期间，可能容 易形成空隙，从而导致装置良率较低。发明内容根据本发明的一个方面，提供一种用于在集成电路内形成金属硅化物结构的方法。 所述方法包含在部分制成的集成电路内提供凹座。将硅沉积到所述凹座中。将金属混合 物沉积在所述凹座上并与硅接触，其中金属混合物包含至少两种相对于硅具有相反扩散 性的金属。金属混合物与硅在所述凹座中反应，以在所述凹座内形成金属硅化物。根据本发明的另一方面，提供一种用于形成集成电路的内嵌存取装置的方法。所述 方法包含在半导体结构中蚀刻沟槽。用介电层对所述沟槽进行加衬，且用硅至少部分地 填充所述经加衬的沟槽。使金属层沉积在沟槽上并与硅接触。使沟槽中的硅在硅化物化 反应中与金属层完全反应。根据本发明的另一方面，提供一种集成电路，其包含金属硅化物结构。金属硅化物 无空隙地填充凹座的至少下部。所述金属硅化物包含至少第一金属的混合物，所述第一 金属在硅中的扩散性高于硅在所述第一金属中的扩散性。所述金属硅化物还包含第二金 属，所述第二金属在硅中的扩散性低于硅在所述第二金属中的扩散性。根据本发明的另一方面，提供一种存储器装置。所述装置包含存储器阵列中的内嵌 存取装置，其包含位于半导体衬底内的凹座；对所述凹座进行加衬的薄介电层以及无空 隙地填充所述沟槽的至少下部的金属硅化物。


从对优选实施例的详细描述内容中且从附图中将更好地理解本发明，附图意在说明 而非限制本发明。图1是根据本发明优选实施例而布置的存储器装置的平面示意图。图2是根据本发明优选实施例，沿线2-2截取的图1的存储器装置的侧截面示意图。图3到图7是根据本发明优选实施例的半导体装置的一部分的一系列截面图，其说 明与图1和图2的装置类似的DRAM存取晶体管的形成。图8是根据本发明一个实施例，在将硅内嵌在沟槽内之后且在沉积用于硅化物化的 金属之前，图7的装置的截面示意图。图9是根据本发明另一实施例，在使沟槽内的硅平坦化且沉积用于硅化物化的金属 之后，图7的装置的截面示意图。图IOA到图11B是说明在图9的装置上执行硅化物化退火之后，存储器存取装置的 经完全硅化物化的内嵌栅极的显微照片。图12是展示在将经完全硅化物化的栅极内嵌且掩埋在其沟槽内之后，图IOA到11B 的部分制成的半导体装置的截面示意图。图13到图21是根据本发明另一实施例的半导体装置的一部分的一系列截面图，其 说明阵列中(与图l和图2的装置类似的)外围晶体管栅极堆叠与内嵌存取装置的同时 形成。
具体实施方式
虽然结合间距加倍技术说明本发明的优选实施例，但应了解这些优选实施例的电路 设计可并入任何集成电路中。具体地说，它们可有利地应用于形成具有电气装置阵列的 任何装置，包含逻辑或门阵列，以及易失性或非易失性存储器装置，例如DRAM、 RAM 或快闪存储器。通过本文所描述的方法形成的集成电路可并入许多较大系统的任何一者 中，例如主板、桌上型计算机或膝上型计算机、数字摄像机、个人数字助理或存储器适 用的许多装置中的任何一者。根据本发明一个实施例布置的一个存储器装置DRAM的设计和运作在图中说明且在下文更详细地描述。图1展示存储器装置10的一部分的视图。此示意性布置说明形成存储器装置10的 各种电气装置和其它组件。当然，这些组件中的许多组件在纯直观表示中是不可区分的， 且人为使图1中所展示的组件中的一些组件与其它组件区分开，以便强调其功能性。存 储器装置IO构建于衬底11上和衬底11中，所述衬底形成电气装置在其中形成的半导体 材料的最低层。衬底ll通常包括硅。当然，如所属领域的技术人员众所周知，还可使用 其它合适材料(例如其它III-V族元素)。当描述其它组件时，如最佳在图2中可见，参 考衬底11的上表面可最容易理解其它组件的深度或高度。图1中还展示沿存储器装置10延伸的4条伸长字线12a、 12b、 12c、 12d。在优选实 施例中，使用间距加倍技术形成这些字线12。具体地说，优选通过将参考图3到图9更 详细论述的方法来形成这些字线12。使用这种技术，所得特征的间距可小于由光刻技术 界定的最小间距。举例来说，在一个实施例中，所得特征的间距可等于由光刻技术界定 的最小间距的一半。一般来说，如所属领域的技术人员所熟知，间距加倍可通过以下步骤序列来执行。 首先，可使用光刻在上覆于一层可消耗材料和衬底上的光致抗蚀剂层中形成线图案。这 种光刻技术在邻近线之间实现2F的间距，如上文所揭示，所述间距受光刻的光学特征限 制。在一个实施例中，F在60nm到100nm的范围内。此范围对于用以界定特征的目前 发展水平的光刻技术来说是典型的。在一种光刻系统中，F等于约86nm，而在另一系统 中，F等于约78 nm。如所属领域的技术人员所熟知，通常将由光刻界定的每条线的宽度也定义为F。接 着可通过蚀刻步骤(优选为各向异性)来将图案转移到下面的可消耗材料层，从而在下 层中形成预留位置或心轴。接着可去除光致抗蚀剂线，且可对心轴进行各向同性蚀刻以 增加相邻心轴之间的距离。优选地，相邻心轴之间的距离从F增加到3F/2。或者，可能 已经在抗蚀水平下执行了各向同性"收縮"或"修整"蚀刻。接着可将间隔物材料保形 层沉积在心轴上。此材料层同时覆盖心轴的水平和垂直表面。因此，通过以定向间隔物 蚀刻优先蚀刻来自水平表面的间隔物材料，来在心轴侧面形成间隔物，即从另一材料的 侧壁延伸的材料。接着选择性地移除剩余的心轴，只留下间隔物，其可一起充当用于图 案化的掩模。因此，在给定间距2F原先包含界定一个特征和一个间隔的图案的位萱处， 现在同一宽度包含由间隔界定的两个特征和两个间隔。因此，有效地减小了用给定光刻 技术可实现的最小特征尺寸。将在下文中参考图3到图9更详细地论述这种间距加倍方法，其可重复以进一步减小特征的尺寸。当然，如此项技术中众所周知，收縮/修整蚀刻的程度和经沉积间隔物的厚度可改变 以实现多种特征和间距尺寸。在所说明的实施例中，尽管光刻技术可解决2F的间距，但 特征(即本实例中的字线12)具有间距F。字线12由约F/2的宽度界定，且邻近字线12a、 12b或12c、 12d以同一宽度F/2隔开。同时，作为间距加倍技术的副产物，间隔开的字 线12b、 12c之间的间隔距离为3F/2。在优选实施例中，用绝缘体填充隔离沟槽，且隔离 沟槽位于这些字线12b、 12c之间的此间隔距离内；然而，在其它实施例中，不需要存在 此隔离沟槽。对于每一距离3F来说，存在两条字线，从而产生可被称为3F/2有效间距的间距。 更一般来说，字线优选具有1.25F与1.9F之间的有效间距。当然，用以界定字线的特定 间距只是实例。在其它实施例中，可通过更常规的技术来制造字线，且不需要使用间距 加倍。举例来说，在一个实施例中，字线每一者可具有F的宽度，且可以F、 2F、 3F或 某一其它宽度隔开。在其它实施例中，字线还不需要成对形成。举例来说，在一个实施 例中，仅一条字线需要穿过每个有效区。图1中看不见字线12的全长，但在典型实施方案中，每条字线12可延伸越过数百、 数千或数百万个晶体管。如所属领域的技术人员众所周知，在字线12的边缘处，字线 12通常电耦合到例如电源的装置，所述装置在字线12上安置电流。通常，用于字线12 的电源通过存储器控制器间接耦合到CPU。在一个实施例中，字线12包括p型半导体，例如掺杂有硼的硅。在其它实施例中， 如所属领域的技术人员众所周知，字线12可包括n型半导体、金属硅化物、钨或其它类 似作用的材料。在一些实施例中，字线12可在经分层、混合或化学键合的配置中包括多 种材料。图1中可见的水平线由数字线(digitline) 14a、 14b形成。在一个示范性实施例中， 图1中说明为DL的这些数字线中的每一者的宽度等于F。形成这些示范性数字线14的 过程中未使用单距加倍。在优选实施例中，邻近数字线14a、 14b以图1中说明为S的等 于2F的距离隔开。数字线的间距优选大于2.5F，且优选小于4F。没有间距加倍技术， 用以形成数字线的光刻技术当然强加较低限制。另一方面，在此范围的上限附近，光刻 的精确度较小，且因此较为便宜，但存储器本身开始变得太大。在更优选的实施例中， 数字线的间距介于2.75F与3.25F之间。此范围代表制造简易性与芯片尺寸之间的合乎需 要的平衡。在所说明的实施例中，数字线14具有3F的间距。当然，在其它实施例中' 不同宽度和间距是可能的。如同字线12，图1中看不见数字线14的全长，且数字线14通常延伸越过许多晶体 管。如所属领域的技术人员众所周知，在数字线14的边缘处，数字线14通常电耦合到 电流读出放大器，且从而耦合到电源或电压源。通常，用于数字线14的电源还通过存储 器控制器间接耦合到CPU。由于数字线14之间的间距较宽松，所以读出放大器彼此可间 隔较远，从而放宽其制造公差，并降低邻近数字信号的电容耦合的可能性。在一个实施例中，数字线14包括导电金属，例如钨、铜或银。在其它实施例中，如 所属领域的技术人员众所周知，可使用其它导体或半导体。图1中可看到的其它特征是被说明位于曲线矩形中的有效区16,其形成相对于数字 线的轴B成一角度的轴A。这些矩形代表衬底11内的掺杂区域或阱；然而，在其它实施 例中，这些矩形不需要代表存储器装置IO和衬底11之内或之上的物理结构或材料。有 效区16界定存储器装置IO的那些含有场效应晶体管且通常由场隔离元件(例如浅沟槽 隔离(STI))环绕的部分。在一个优选实施例中，这些有效区每一者都包括两个漏极18 和一个源极20。如所属领域的技术人员众所周知，所述源极和漏极可大于或小于图1所 说明的源极和漏极。还可以所属领域的技术人员众所周知的许多方式中的任何一种方式 来制造所述源极和漏极。在另一实施例中，有效区可包括一个源极和一个漏极，其中源极形成于数字线附近， 且漏极经字线与源极隔开。在此类实施例中，存储器装置可类似于图1中的存储器装置 IO而配置，但只需要一条字线穿过每个有效区。当然，在另一实施例中，有效区可包括 一个源极和一个漏极，且存储器装置可进一步包括在有效区附近延伸的两条字线，其类 似于图1中所展示的成对字线12c、 12d而配置。在此类实施例中，所述两条字线都可在 源极与漏极之间延伸，且提供晶体管的冗余控制。如所说明，数字线14邻近位于数字线的行中的每个源极20且优选在其上方延伸(见 图2)。同时，每个源极20的各侧经字线12与其邻近的极汲18隔开。在一个实施例中， 源极20和漏极18包括n型半导电材料，例如掺杂有磷或锑的硅。在其它实施例中，如 所属领域的技术人员众所周知，源极20和漏极18可包括p型半导体，或它们可由其它 材料制造。事实上，源极20和漏极18不需要由相同化合物制造。参考展示有效区16中的一者的截面图的图2，简要论述存储器装置10的运作。对 于DRAM运作的基本方式的进一步论述，颁发给Seely等人的第3,731,287号美国专利更 详细地论述了 DRAM，所述专利的全文以引用的方式并入本文中。如图2所示，漏极18和源极20可包括来自衬底11的相对平坦的上表面的突起。在一个优选实施例中，将源极20和漏极18与衬底11制造成整体，且通过蚀刻单片晶片或 衬底来使源极20和漏极18相对于衬底11的表面而凸起；在另一布置中，使用所属领域 的技术人员众所周知的技术，通过选择性外延沉积来形成源极和漏极突起。在一个实施例中，数字线14b的至少一部分位于源极20的上表面上方。如图2所说 明，源极20通过数字线插塞22电耦合到数字线14b,如图所示，可在多个阶段中或在 单个阶段中形成所述插塞。同时，源极20经字线12a、 12b与两个漏极18隔开。字线12a、 12b优选嵌入衬底11中，其从表面向下延伸。这种设计的晶体管通常被称作内嵌存取装 置或RAD。漏极18又通过接触插塞28电耦合到存储电容器24，且具体地说电耦合到存 储电容器24的下电极26。在优选实施例中，存储电容器24包括经介电材料32与参考 电极30隔开的下电极26。在此配置中，这些堆叠存储电容器24以所属领域的技术人员 众所周知的方式起作用。如所说明，尽管可在其它布置中使用沟槽电容器，但将存储电 容器24优选定位在衬底11的平面上方。在一个实施例中，每一存储电容器24的一侧都形成参考电极30，而下电极26电耦 合到相关漏极18。字线12a、 12b充当它们所穿过的场效应晶体管中的栅极，而数字线 14b充当其电耦合到的源极的信号。因此，字线12a、 12b优选通过允许或防止数字线14b 上所载运的信号(代表逻辑"0"或逻辑"1")写入到存储电容器24或从存储电容器24 读取，来控制对耦合到每个漏极18的存储电容器24的存取。因此，连接到相关漏极18 的两个电容器24中的每一者可含有一个数据位(即逻辑"0"或逻辑"l")。在存储器阵 列中，选定的数字线与字线的组合可唯一地识别应将数据写入到其中或从中读取数据的 存储电容器24。接着返回到图1，可更详细地论述存储器装置IO的设计和几何结构。在图1的右下 角，已经说明了许多个轴。这些轴大体上与形成存储器装置io的电路元件的纵轴对准， 且被说明以更清晰地展示形成于各个电气装置和元件之间的角。轴A代表有效区16的纵 轴。每个有效区16的漏极18和源极20优选具有可用以界定纵轴的大体上线性关系。如 所说明，所有有效区16都大体上平行。当然，将了解漏极18和源极20不需要形成绝对 的直线，且实际上形成可由这三个点界定的大体角度。因此，在一些实施例中，轴A可 由两个漏极18或由源极20和仅一个漏极18或以所属领域的技术人员将清楚理解的多种 其它方式来界定。在其它实施例中，其中有效区包括单个漏极和单个源极，轴A可由单 个漏极与单个源极之间的线来界定。轴B代表数字线14b的纵轴。在所说明的实施例中，数字线14b形成大体上的直线。10正如有效区16优选是平行的，数字线14a、 14b也优选形成大体上平行的轴。因此，在 优选实施例中，至少在每个存储器单元的区域中，每一有效区16的轴A与数字线14的 每一轴B形成类似的角度。在图l所说明的优选实施例中，轴A与轴B之间形成锐角。在所说明的实施例中， 轴A与轴B之间界定的此锐角9为45°。有效区16相对于数字线14成角度促进了在漏极18与相关存储电容器24之间延伸 的接触插塞28的定位。在优选实施例中(图2中所说明)，由于这些接触插塞28从漏极 18的上表面开始延伸，所以如果数字线14不在漏极18的顶部上延伸，那么工程设计得 以简化。即使在数字线14大体上重叠并接触同一有效区16的源极20时，也通过使有效 区16成角度，可选择数字线14与漏极18之间的距离以促进漏极与接触插塞之间的电子 接触。当然，角e可具有许多值中的任何一个值，对所述值进行选择以使电气装置的间距 最大化。如所属领域的技术人员将显而易见，不同角度将在邻近的有效区之间产生不同 的间距。在一个实施例中，角e优选介于io。与80。之间。在更优选的实施例中，角e介于20。与60。之间。在更加优选的实施例中，角9介于40。与50°之间。转向图3到图10，其更详细地说明一种制造存储器装置10的经间距加倍的字线12的方法。所属领域的技术人员将容易了解，所说明的实施例的特定材料可以其它组材料个别地代替或与其它组材料组合。图3说明半导体衬底11，已经根据常规半导体处理技 术在所述半导体衬底11上形成了薄临时层40，其在优选实施例中包括氧化物。接着将例 如氮化硅的硬掩模层42沉积在衬底11和临时层40上。可通过尤其例如溅镀、化学气相 沉积(CVD)或低温沉积等任何众所周知的沉积工艺来形成硬掩模层42。尽管在优选实 施例中，硬掩模层42包括氮化硅，但必须理解其还可由氧化硅(例如)或适用于下文所 述的选择性蚀刻步骤的其它材料形成。接下来，在图中未说明的步骤中，使用形成于硬掩模层42上的光致抗蚀剂层来对硬 掩模层42进行图案化。可使用常规光刻技术对光致抗蚀剂层进行图案化以形成掩模，且 接着可通过经图案化的光致抗蚀剂对硬掩模层42进行各向异性蚀刻，以获得多个在y维 度(如图1所界定)上延伸的硬掩模柱44，其中沟槽46使那些柱隔开。接着可通过常 规技术，例如通过使用基于氧的等离子体来移除光致抗蚀剂层。参看图5A，在已经在硬掩模层42中形成沟槽46之后，可沉积间隔物材料保形层， 以覆盖存储器装置IO的整个表面。优选地，可相对于衬底11和临时层40选择性地蚀刻间隔物材料，且可相对于间隔物材料分别选择性地蚀刻衬底11和临时层40。在所说明的 实施例中，间隔物材料包括多晶硅。可使用例如CVD或物理气相沉积(PVD)的任何合 适的沉积工艺来沉积间隔物材料。在将间隔物材料铺设在存储器装置IO的垂直和水平表面上之后，可使用各向异性蚀 刻，以定向间隔物蚀刻来优先将间隔物材料从水平表面移除。因此，间隔物材料形成间 隔物48，即从另一种材料的侧壁延伸的材料。如图5所示，间隔48形成于沟槽46内且 使沟槽46变窄。参看图5B，接着可将第二硬掩模层49沉积在存储器装置IO的整个表面上。优选将 此硬掩模层49 (在优选实施例中也为氮化硅)沉积到足以填充沟槽46的厚度。当然， 可通过包含CVD或PVD的多种合适沉积工艺中的任何一种工艺来沉积硬掩模材料49。 在沉积了足够量的硬掩模材料49之后，可通过所属领域的技术人员众所周知的多种工艺 中的任何一种工艺来移除可能形成于间隔物48上和形成于先前沉积的硬掩模42的其它 部分上的过量物。举例来说，可使装置10的表面平坦化到图5B的虚线的水平，使得剩 余的间隔48的侧壁接近垂直。可使用例如化学机械平坦化磨的任何合适的平坦化工艺。可使用多种工艺中的任何一种工艺来去除现暴露于存储器装置10的上表面的间隔 物48。在所说明的实施例中，可使用相对于氮化硅选择性地去除多晶硅的工艺。举例来 说，在一个实施例中，可使用选择性湿式蚀刻。通过选择性地蚀刻临时层40以及衬底11 的第二蚀刻来进一步加深形成于间隔物48已经被蚀刻之处的沟槽。还优选使用例如离子 铣削或反应性离子蚀刻的定向工艺来形成这些沟槽。图6说明这些工艺的结果，其中呈沟槽50形式的开口或凹座经小于单独使用光刻技 术所可能实现的最小间距的间距隔开。优选地，沟槽50在顶部具有约25 iim与75 nm之间的宽度。当然，所属领域的技术人员将了解，可使用用于间距倍增的大量其它技术来 达到图6所示的阶段。许多此类技术都将大体上包含间隔物工艺，借此物理沉积可实现 的间距小于单独的光刻技术可实现的间距。沟槽50通常还具有大于1:1，且优选大于2:1 的纵横比。增加的深度使可用的体积最大化且因此使字线的传导率最大化，这是以用合 适材料进行填充的难度为代价的。在形成这些沟槽50之后，通过所属领域的技术人员众所周知的多种方法中的任何一 种方法来选择性去除硬掩模层42。在图7中，使栅极介电层54毯状沉积在装置上或在 装置上热生长，从而对沟槽50的内表面进行加衬。在优选实施例中，所说明的栅极介电 层54包括通过热氧化作用形成的氧化硅，但在其它实施例中栅极介电层54还可以是经沉积的高K材料。接着还可将在所说明的实施例中包括多晶硅的栅极材料层52毯状沉积 在整个存储器装置10上。在一个实施例中，栅极层52完全填充沟槽50，且形成装置IO 的上表面。在优选实施例中，此多晶硅是未经掺杂的。在用以界定晶体管的漏极和源极的一系列掺杂步骤之后，对沟槽50中的未经掺杂的 多晶硅进行回蚀，直到栅极层52的顶部驻留在衬底11的上表面之下为止。图8中展示 此工艺阶段。如果经合适掺杂，那么图8的内嵌多晶硅52可充当存储器单元晶体管的字 线和门电极。然而，优选的是，阵列中的门电极由比传统多晶硅栅极具有更高传导率的材料形成。 这是因为内嵌栅极12 (见图1和图2)比典型的门电极更狭窄。金属材料完全或部分地 补偿阵列中的栅极的小体积，从而改进沿字线的横向信号传播速度。因此，可在内嵌之 后，通过在上面沉积金属且进行反应来对图8的未经掺杂的多晶硅进行硅化物化。金属 硅化物的传导率可比经掺杂的多晶硅的传导率好10倍，且表现合适的功函数。参看图9到图12，在另一布置中，最初将多晶硅52回蚀或向下平坦化到栅极氧化 物54，而非内嵌，从而在此阶段无需内嵌而隔离沟槽50内的多晶硅。使沟槽50内的栅 极层52的多晶硅经受硅化物化(自对准硅化物化)反应，以形成导电材料56层。可毯 状沉积金属层55 (图9)，且退火步骤可在金属接触硅的任何地方(例如在多晶硅栅极层 52上)形成硅化物材料56 (图12)。在一个实施例中，硅化物化材料包括硅和一种或一 种以上金属，例如钨、钛、钌、钽、钴或镍。选择性金属蚀刻移除过量的金属，但不移 除硅化物56。由此金属硅化物56形成增加沿字线的横向传导率的自对准层。优选地，将栅极层52完全硅化物化，以使横向传导率最大化。完全反应也确保了硅 化物向下形成到沟槽50的底部。在所说明的内嵌存取装置(RAD)中，沟道不仅延伸越 过栅极的底部，而且沿栅极的侧壁延伸。因此，不完全硅化物化会导致沿RAD沟道长度 的不同功函数。此外，完全硅化物化确保了越过阵列，从阵列到阵列越过晶片且从晶片 到晶片类似的栅极功函数。然而，已经发现，在用单种金属形成导电材料56的情况下， 在所说明的沟槽50的紧密限制内难以实现完全硅化物化。举例来说，镍或钴倾向于在高 纵横比的沟槽50内形成空隙。其它金属已对内嵌存取装置的完全硅化物化表现出类似的 难度。所属领域的技术人员将了解，对于其它类型的凹座内的材料来说，完全硅化物化 可能具有挑战性，所述其它类型的凹座例如是接触开口或通孔、电容器的堆叠容器形状、电容器沟槽等。不希望受理论束缚，空隙形成似乎是由硅化物化反应期间的扩散结合高纵横比沟槽50的紧密限制所引起的。硅在钴中比钴在硅中更容易扩散。因此，硅倾向于在反应期间 迁移，从而在沟槽50中留下空隙。此外，高温相变退火将硅化物从CoSi转化成更稳定 的CoSi2。另一方面，镍扩散到硅中比硅扩散到镍中更为容易，且因此也具有在将NiSi 转化成NiSi2相的反应期间产生空隙的趋势。因此，金属层55优选包括金属混合物，其中混合物中至少两种金属相对于硅具有相 反扩散性。举例来说，金属层55可包括镍与钴的混合物，使得扩散方向倾向于彼此平衡 且使空隙形成的风险降到最低。在此实例中，钴优选构成混合金属55的少于50at. %， 且更优选的是混合物包括约70到90 at. %的Ni和约10-30 at. %的Co。已发现镍与钴的 这种混合物更容易实现栅极层的完全硅化物化，而无空隙形成，从而增加沿字线的信号 传播速度。与部分硅化物化相比，经完全硅化物化的字线不仅更具导电性，而且还将确 保沿沟道长度的一致功函数。由于部分硅化物化视局部温度变化等因素而定将倾向于留 下不一致的组合物，因此完全硅化物化还将从装置到装置越过阵列、从阵列到阵列或从 晶片到晶片表现出更好的一致性。在一个实例中，将包括80%Ni和20%Co的溅镀目标溅镀在多晶硅52上以产生金属 层55。接着使衬底经历硅化物化退火。虽然高温(例如800'C)退火持续较短时间是可 能的，但优选在较低温度下进行退火持续较长时间。举例来说，在400到600'C下对衬 底进行退火，持续25到35分钟。在实验中，在500。C在N2环境下，在分批炉中进行硅 化物化退火，持续30分钟。鉴于本文的揭示内容，所属领域的技术人员可容易地选择其它合适的金属混合物用 于沟槽内的完全硅化物化。在硅中比硅在其中更容易扩散的金属的实例包含Ni、 Pt和 Cu。硅在其中比其在硅中更容易扩散的金属的实例包含Co、 Ti和Ta。图IOA到图11B是展示在以氧化硅加衬的50 nm宽的沟槽内的经内嵌且经完全硅化 物化的NixCOySiz栅极材料的显微照片。图IOA和图IOB以两种不同的放大率展示越过 双沟槽宽度的截面图。图IIA和图11B以两种不同的放大率展示沿所述沟槽中的一者的 长度的截面图。沟槽在顶部具有约50nm的宽度和约150nm的深度，从而使得这些沟槽 的纵横比为约3:1。观察到光滑均匀的组合物，其填充沟槽的至少下部而无空隙形成。在 图11到图12的实例中，在沉积多晶硅52之后(图7)，可将多晶硅只回蚀到栅极介电上 表面54，因此无需内嵌而隔离沟槽内的硅。现参看图12，可将硅化物化层56内嵌在沟槽内，且接着以例如氮化硅的第二绝缘 层58覆盖。可沉积这些绝缘层58且接着对其进行蚀刻或平坦化。导电材料56由此形成完整的存储器装置IO的字线12a、 12b，且字线12a、 12b经绝缘层58与其它电路元件隔 开。因此，如所属领域的技术人员所熟知，字线12的间距倍增，且间距约为只使用光刻 技术所可能获得的间距的一半。然而应注意，无论字线的间距是否倍增，本文揭示内容 的某些方面都提供优点。当然，在其它实施例中，可通过所属领域的技术人员众所周知的多种工艺中的任何 一种工艺来进行间距倍增。因此，所说明的实施例的经硅化物化的层56填充沟槽50的下部，优选填充大于50% 的沟槽高度，更优选填充大于759fc的沟槽高度。在所说明的实施例中，.金属硅化物56中 约70到90 at %的金属是镍，且金属硅化物中约10到30 at %的金属是钴。如所属领域的技术人员将了解，在优选实施例中，优选随着以上某些步骤的完成而 同时界定外围中的逻辑，从而使芯片制造工艺的效率更高。具体地说，界定内嵌字线的 硅和金属沉积步骤优选同时界定外围中的CMOS晶体管的衬底上的门电极。参看图13到图21，根据另一实施例，可针对外围中的阵列和逻辑区域中的经同时 处理的门电极，确定不同的功函数和电阻率。在所说明的实施例中，这是通过经由形成 外围中的栅极堆叠的部分的多晶硅层蚀刻阵列RAD沟槽来促进的。参看图13，在形成沟槽之前，可将多晶硅层60沉积在衬底11上。可首先将多晶硅 层60沉积在薄电介质54a (例如生长栅极氧化物)上。接着可用例如相对于图3到图6 所描述的间距加倍掩模(未图标)来对衬底进行图案化。还形成蚀刻终止层61，在所说 明的实施例中，其包括约100到200人的以TEOS沉积的氧化物。参看图14，经由上覆蚀刻终止层61、多晶硅层60、下伏电介质54a和衬底11来蚀 刻沟槽50。接着可例如通过使沟槽壁氧化，来在衬底11的暴露部分上形成栅极电介质 54b。如图所示，由于预先存在的蚀刻终止层61，无显著的其它氧化物在多晶硅60的上 表面上生长。随后，如图15所展示，可将金属材料62沉积在多晶硅60上且进入沟槽50中。如 相对于图9到图12所描述，优选用比多晶硅更具导电性的材料来填充沟槽50。在所说 明的实施例中，金属材料62包括氮化钛(TiN)。参看图16，优选对金属材料62进行回蚀或平坦化，以使导电材料62的经隔离的线 留在沟槽50中，在氧化物蚀刻终止层61上终止(见图15)。在回蚀之后，移除上覆在 多晶硅层60上的蚀刻终止层61(例如对蚀刻终止层61的优选氧化物材料使用HF浸渍)， 而沟槽50内的介电层54b受金属材料62保护。随后，将金属层64、 66沉积在硅层60上。如所属领域的技术人员将了解，第一介电层54a、多晶硅层60和上覆金属层64、 66 可充当外围中的晶体管栅极堆叠。所有这些层都沉积在所关注的两个区域中(在存储器 实例中，沉积在外围和存储器阵列区域中)。多晶硅可经不同掺杂以建立所要的晶体管功 函数，使得可使用单次材料沉积和不同的掺杂步骤来界定CMOS电路的NMOS和PMOS 两者的栅极。上覆金属层66可用以改进沿控制所述栅极的线的横向信号传播速度，且在 所说明的实施例中包括钨(W)。介入金属层64可确保多晶硅层60与上覆金属层66之 间的接合点处的物理和电兼容性(例如实现粘附和势垒功能)，且在所说明的实施例中包 括氮化钛，且更明确地说，包括富集金属的金属氮化物。
参看图17，栅极堆叠还包含在所说明的实施例中由氮化硅形成的顶盖层68。图17 展示在衬底的第一或存储器阵列区域70中用金属材料62填充的沟槽50。栅极堆叠层54a、 60、 64、 66和68延伸越过衬底的阵列区域70和第二或外围或逻辑域区72两者。光致 抗蚀剂掩模76经配置以用于对外围72中的晶体管栅极进行图案化。
如图I8所展示， 一系列蚀刻步骤首先蚀刻穿过顶盖层68，包含用以移除金属层64、 66的金属蚀刻。基于氯的反应性离子蚀刻(RIE)(例如)可选择性地移除典型的金属材 料，例如所说明的钨短接层66和介入金属氮化物层64，而在下伏多晶硅层60上终止。 如图所示，高度选择性允许在多晶硅60暴露之后继续进行金属蚀刻，直到金属材料62 内嵌在沟槽50中为止。
现参看图19,在将金属栅极材料62内嵌在阵列沟槽中之后可转换蚀刻化学作用， 且可使用同一掩模76对硅60进行图案化，从而完成外围72的栅极堆叠80的图案化。
现参看图20，在移除掩模之后，将间隔层84沉积在衬底上，保形涂覆栅极堆叠80, 但填充阵列沟槽50顶部的凹座。在所说明的实施例中，间隔物层84包括氮化硅，但所 属领域的技术人员将了解，可使用多种不同的绝缘材料。
如图21所展示，随后的间隔物蚀刻(定向蚀刻)沿栅极堆叠80的侧壁留下侧壁间 隔物86，从而容许源极/漏极区的自对准掺杂。然而在阵列72中，因为沟槽顶部的浅凹 座被间隔物层84填充(见图20)，所以间隔物蚀刻在阵列72中只回蚀间隔物材料，从 而留下绝缘顶盖层88将栅极材料62掩埋在沟槽50内。
所属领域的技术人员将了解，为简明起见，本文的描述内容中省略了包含源极/漏极、 沟道增强、门电极、轻掺杂漏极(LDD)和晕轮掺杂(halo doping)的CMOS晶体管的 各种掺杂步骤。
因此，图13到图21的实施例有助于阵列与外围中的晶体管的同时处理。在所说明的实施例中，阵列晶体管为内嵌存取装置(RAD)，而外围栅极如常规平面MOS晶体管 那样形成于衬底11上方。虽然在外围中的常规CMOS电路的情形下进行描述，但所属 领域的技术人员将了解，外围晶体管可采取其它形式。有利的是，在所说明的实施例中， 可在对外围栅极堆叠进行图案化的同时内嵌RAD沟槽中的金属层。此外，外围侧壁间隔 物与RAD栅极或字线上的绝缘顶盖同时形成。尽管未图示，但将了解可使用常规DRAM制造技术来制造图2中展示的其它电路元 件。举例来说，可使用不同等级的掺杂来形成图2的漏极18和源极20,且可根据多个 沉积和掩蔽步骤形成堆叠存储电容器24。由于装置布置及其制造方法的缘故，图1和图2所展示的完整存储器装置10与常规 DRAM相比具有许多优点。举例来说，每个存储器单元的尺寸和存储器装置IO的总尺寸 可实质上减小，而邻近的读出放大器之间的距离不会对应地实质上减小。此外，字线12 和数字线14可具有实质上不同的间距，这允许数字线14与字线12相比具有大得多的间 隔距离。举例来说，在优选实施例中，字线12具有1.5F的有效间距，而数字线14可具 有3F的间距。此外，通过使数字线14和字线12实质上呈线性且大体上彼此垂直来简化 其形成步骤，同时通过将有效区16与这些元件成一定角度放置来实现空间节约。在优选 实施例中，字线12也是内嵌的，且不同于常规DRAM的布置，不存在用尽栅极与有效 区的源极或漏极之间的有价值空间的间隔物(如在图2中可以容易地看到)。因此，可更 密集地制造存储器装置10。此外，金属混合物的使用有助于掩埋在沟槽50内的硅的完全硅化物化，而不会有害 地形成空隙。因此，对于体积相对较小的字线可实现较高传导率。虽然已经描述了本发明的某些实施例，但这些实施例只是作为实例而呈现，且不希 望限制本发明的范围。实际上，本文描述的新颖方法和装置可以多种其它形式来体现； 此外，可在不脱离本发明的精神的情况下，对本文所描述的方法和装置的形式作各种省 略、替代和改变。所附权利要求书及其均等物意在涵盖属于本发明的范围和精神内的此 类形式或修改。
权利要求
1.一种在集成电路中形成金属硅化物结构的方法，所述方法包括在部分制成的集成电路内提供凹座；将硅沉积到所述凹座中；将金属混合物沉积在所述凹座上且使其与所述硅接触，所述金属混合物包括至少两种相对于硅具有相反扩散性的金属；以及使所述金属混合物与所述硅在所述凹座中反应，以在所述凹座内形成金属硅化物。
2. 根据权利要求1所述的方法，其中反应包括完全消耗所述凹座内的所述硅。
3. 根据权利要求l所述的方法，其中所述金属混合物包括至少一种选自由镍、铂和铜 组成的群组的金属。
4. 根据权利要求3所述的方法，其中所述金属混合物包括至少一种选自由钴、钛和钽 组成的群组的金属。
5. 根据权利要求4所述的方法，其中所述金属混合物包括镍和钴。
6. 根据权利要求5所述的方法，其中所述金属混合物包括少于50原子百分数(at.%) 的钴。
7. 根据权利要求6所述的方法，其中所述金属混合物包括约70到80 at.9fc的镍和约10 到30 at.免的钴。
8. 根据权利要求1所述的方法，其中反应包括在约40(TC与60(TC之间的温度下对衬 底进行退火。
9. 根据权利要求8所述的方法，其中退火包括使所述部分制成的集成电路在分批炉中 暴露于氮环境。
10. 根据权利要求1所述的方法，其进一步包括在沉积所述金属混合物之前将所述硅内 嵌在所述凹座内。
11. 根据权利要求1所述的方法，其中反应包括完全消耗所述凹座内的所有硅。
12. 根据权利要求11所述的方法，其进一步包括在沉积硅之前在所述凹座内的表面上形 成薄介电层。
13. 根据权利要求12所述的方法，其中所述凹座界定用于存储器阵列的内嵌存取装置。
14. 根据权利要求13所述的方法，其中所述凹座是界定所述存储器阵列的字线的细长 沟槽。
15. 根据权利要求14所述的方法，其中所述凹座在所述沟槽的顶部具有约25 run与75 nm之间的宽度。
16. 根据权利要求13所述的方法，其中所述内嵌存取装置形成共享共用源极区域的一 对内嵌存取装置中的一者。
17. 根据权利要求1所述的方法，其进一步包括在沉积所述金属混合物之前，将所述经 沉积的硅回蚀到所述凹座的上表面。
18. 根据权利要求1所述的方法，其中所述凹座具有大于2:1的纵横比。
19. 根据权利要求l所述的方法，其中提供所述凹座包括进行间距加倍掩蔽工艺。
20. —种形成用于集成电路的内嵌存取装置的方法，所述方法包括在半导体结构中蚀刻沟槽；用介电层对所述沟槽进行加衬；用硅至少部分地填充所述经加衬的沟槽；将金属层沉积在所述沟槽上且使其与所述硅接触；以及使所述沟槽内的所述硅与所述金属层在硅化物化反应中完全反应。
21. 根据权利要求20所述的方法，其中沉积所述金属层包括沉积经选择以促进完全反 应的金属混合物。
22. 根据权利要求21所述的方法，其中所述金属混合物包括第一金属，其扩散到硅中 比硅扩散到所述第一金属中更为容易；以及第二金属，其扩散到硅中比硅扩散到所 述第二金属中更为困难。
23. —种集成电路，其包含金属硅化物结构，所述结构包括无空隙地填充凹座的至少下 部的金属硅化物，所述金属硅化物包括至少第一金属与第二金属的混合物，所述第 一金属在硅中的扩散性高于硅在所述第一金属中的扩散性，且所述第二金属在硅中 的扩散性低于硅在所述第二金属中的扩散性。
24. 根据权利要求23所述的集成电路，其中所述凹座包括形成于半导体衬底内的沟槽。
25. 根据权利要求24所述的集成电路，其中所述沟槽加有薄介电层的衬，且所述金属 硅化物包括用于存储器阵列的字线。
26. 根据权利要求23所述的集成电路，其中所述凹座界定大于约2:I的纵横比。
27. 根据权利要求23所述的集成电路，其中所述凹座界定具有介于约25 nm与75 nm 之间的宽度的开口。
28. 根据权利要求23所述的集成电路，其中所述金属硅化物包括镍和钴。
29. 根据权利要求28所述的集成电路，其中所述金属硅化物中约70到90 at.免的金属包 括镍。
30. 根据权利要求29所述的集成电路，其中所述金属硅化物中约10到30 at.免的金属包 括钴。
31. 根据权利要求23所述的集成电路，其中所述第一金属选自由镍、铂和铜组成的群 组，且所述第二金属选自由钴、钛和钽组成的群组。
全文摘要
本发明提供用于使内嵌硅完全硅化物化的方法和结构。将硅(52)提供在沟槽(50)内。在硅(52)上提供金属混合物(55)，其中所述金属中的一者在硅中比硅在所述金属中更容易扩散，且所述金属中的另一者在硅中不如硅在所述金属中容易扩散。示范性混合物包含80％的镍和20％的钴。尽管所述沟槽(50)的纵横比相对较高，但允许沟槽(50)内的硅(52)完全成为硅化物(56)，而不形成空隙。除其它装置以外，可通过所述方法形成用于存储器阵列(10)的内嵌存取装置(RAD)。
文档编号H01L21/28GK101297392SQ200680039494
公开日2008年10月29日 申请日期2006年8月28日 优先权日2005年9月1日
发明者哈桑·内贾德, 戈登·A·哈勒, 托马斯·A·菲古拉, 拉维·耶尔, 约翰·马克·梅尔德里姆, 贾斯廷·哈尼什 申请人:美光科技公司