专利名称：一种半导体装置的制作方法
技术领域：
本发明主要涉及到结势垒肖特基器件的结构和制作工艺，尤其涉及一种新型的同
时具有低正向压降和低反向漏电流的结势垒肖特基器件的结构和制作工艺。
背景技术：
通常有三种整流器，(1)肖特基势垒二极管，是一种金属和半导体接触的器件，具 有较低的正向压降和极高的开关速度，但是反向漏电流较大和反向电压不高的不利特性影 响了器件一定范围内的应用。 (2)P-i-N二极管，提供了较低的漏电流和较高的反向电压，但在开关过程中，在 PN结上存储有一定数量的存储电荷从而影响器件的开关速度。 (3)结势垒控制型肖特基二极管，是一种将PN结调制集成到漂移区的肖特基结 构，重要特征是，在反偏电压超过一定值时，肖特基下的耗尽层发生交叠，如果继续增加电 压，则外加压降都降在耗尽层上，从而消除传统肖特基存在的由于反向电压增加引起的漏 电增加现象的发生。广泛应用开关电源电路中。但上述器件的电参数，正向压降和反向漏 电流需要一个折中选取，因为降低正向压降的同时必然引起反向漏电流的增加，降低反向 漏电流的同时也必然引起正向压降的增加。也就是说，在接通状态性能与关闭状态性能上， 不能做到全面兼顾。
发明内容
本发明提供一种新型的同时具有低正向压降和低反向漏电流的结势垒肖特基器 件。 —种半导体装置，包括 (a)衬底层，为导电类型半导体衬底材料，用于降低半导体装置的导通电阻；
(b)漂移层，为N传导类型的半导体材料，位于衬底层之上，用于控制半导体装置 反向电压的大小； (c)耗尽层，为N传导类型的半导体材料，位于漂移层之上，用于降低半导体装置 的反向漏电流； (d)抑制反偏漏电流P型区，为P传导类型的半导体材料，若干个相互分离的抑制 反偏漏电流P型区位于漂移层和耗尽层，用于当所述的半导体装置加反向偏压时，在耗尽 层半导体材料中扩展形成大面积耗尽区域； (e)重掺杂层，为N传导类型的半导体材料，位于耗尽层之上，用于减少半导体装 置的正向压降； (f)肖特基势垒层，位于重掺杂层之上，用于形成肖特基势垒结特性； (g)小面积P型区，为P传导类型的半导体材料，若干个相互分离的小面积P型区
位于N型重掺杂层中，每个小面积P型区与一个抑制反偏漏电流P型区相连，起引线的作用。
所述的半导体装置边缘下的耗尽层和漂移层中还设有肖特基势垒边缘P型下保 护环。 所述的半导体装置边缘下的重掺杂层中还设有肖特基势垒边缘P型上保护环。 所述的半导体装置边缘的表面还设有起保护作用的表面钝化层。 所述的小面积P型区的半导体材料与肖特基势垒层的金属或引线金属形成欧姆
接触区。 所述的肖特基势垒层是由金属淀积或溅射的方法在重掺杂层表面形成的薄膜金
属与重掺杂层顶部的N型半导体材料烧结形成。 所述的衬底层的杂质掺杂浓度大于或等于lX1018/cm3。 所述的漂移层包括漂移层的扩散杂质与衬底层的扩散杂质不相同的情况。 所述的漂移层的杂质掺杂浓度为lX1014-lX1018/Cm3。 所述的耗尽层包括耗尽层的扩散杂质与衬底层的扩散杂质不相同的情况。 所述的耗尽层的杂质掺杂浓度为1 X 1014_1 X 1018/cm3。 所述的重掺杂层包括重掺杂层的扩散杂质与衬底材料层的扩散杂质不相同的情 况。 所述的重掺杂层的杂质掺杂浓度为1 X 1014_1 X 1018/cm3。 本发明还提供一种新型的同时具有低正向压降和低反向漏电流的结势垒肖特基 器件的制作方法。 —种制造半导体装置的方法，包括如下步骤 1)在衬底层上通过外延生产方式形成漂移层和耗尽层； 2)通过在漂移层和耗尽层半导体材料中注入硼离子再进行高温退火，形成多个相 互分离P型区作为抑制反偏漏电流P型区，同时在预定位置的耗尽层和漂移层中形成肖特 基势垒边缘P型下保护环； 3)通过外延生产方式在耗尽层半导体材料上形成重掺杂层； 4)通过向重掺杂层中注入硼离子再进行高温退火引入小面积P型区，同时在预定 位置的重掺杂层中形成肖特基势垒边缘P型上保护环；在半导体装置边缘的表面形成表面 钝化层； 5)在重掺杂层上淀积一层势垒金属，通过低温烧结在重掺杂层表面的N型区形成 肖特基势垒层，在小面积P型区表面的为欧姆接触区。 本发明的半导体装置和方法，在减少一定量的正向压降的同时还可以降低一定量 的反向漏电流，同时提高装置的开关速度，对装置的电参数特性进行进一步优化。
图1为本发明一种实施方式的剖面示意图。
图2为图1的俯视图。 图3为本发明另一种实施方式的俯视示意图。 其中，1、N型衬底区；2、N型漂移层；3、N型耗尽层；4、 N型重掺杂层；5、肖特基势 垒层；6、抑制反偏漏电流P型区；7、小面积P型区；8、欧姆接触区；9、肖特基势垒边缘P型 下保护环；10、肖特基势垒边缘P型上保护环；11、表面钝化层。
具体实施方式
实施例1 如附图1、附图2所示为本发明本发明第一种实施方式的剖面示意图和俯视图。
本发明的半导体器件包括N型衬底区l，为N型导电类型半导体衬底材料，在衬底 层下表面通过金属引出阴极；N型漂移层2，为N型传导类型的半导体材料，位于N型衬底区 1之上；N型耗尽层3，为N型传导类型的半导体材料，位于N型漂移层2之上；N型重掺杂层 4为N型传导类型的半导体材料，位于N型耗尽层3之上；在N型重掺杂层4顶部的半导体 材料与金属形成肖特基势垒层5，在肖特基势垒层5上覆盖一层导电金属引出器件的阳极； 抑制反偏漏电流P型区6，为P传导类型的半导体材料，三个条形的抑制反偏漏电流P型区 6相互分离地形成在N型漂移层2和N型耗尽层3中，每个抑制反偏漏电流P型区6的宽度 设定2 6um，相邻两个抑制反偏漏电流P型区6的间隔距离为2 10um ;每个抑制反偏漏 电流P型区6上等距离设置三个相互分离的小面积P型区7，小面积P型区7为P传导类型 的半导体材料，形成在N型重掺杂层4中，每个小面积P型区7圆的的直径为1 5um，相邻 两个小面积P型区7间隔距离为2 20um ;欧姆接触8为小面积P型区7的半导体材料与 势垒金属或引线金属形成的欧姆接触方式；肖特基势垒边缘P型下保护环9和肖特基势垒 边缘P型上保护环10为在半导体装置边缘形成的P型区保护环；表面钝化层11为半导体 材料的氧化物或氮化物等形成表面钝化保护层，覆盖在半导体装置边缘的表面。
在衬底层1上通过外延生产方式形成漂移层2和耗尽层3半导体材料，漂移层中 磷杂质浓度选用5X10"原子/cm3，耗尽层中磷杂质浓度选用5X10"原子/cm3，衬底层中 为掺入磷原子的浓度选用1 X 1019原子/cm3，漂移层2和耗尽层3可以在一次外延生长中形 成，通过在外延淀积过程中调节掺入磷杂质的浓度来实现。通过注入硼离子再进行高温退 火方式，在漂移层2和耗尽层3半导体材料中引入3个相互分离P型区作为抑制反偏漏电 流结构部分6，与此同时也引入了肖特基势垒边缘P型下保护环9。 然后在此基础上，再次通过外延生产方式在耗尽层3半导体材料上形成重掺杂层 4，重掺杂层中磷杂质浓度选用1 X 1016原子/cm3，再次注入硼离子再进行高温退火方式在 重掺杂层中引入小面积P型区部分7，与此同时也引入了肖特基势垒边缘P型上保护环10 和表面钝化层ll。在重掺杂层4上淀积一层势垒金属(例如Ni)，通过低温烧结在N型区 表面形成肖特基势垒5，同时在P型区表面形成良好的欧姆接触8。 当加入正向偏压时，因重掺杂层4具有高的杂质浓度，降低了的肖特基的势垒高 度从而减少的正向压降；漂移层2是用来维护反向压降，因选用较高掺杂浓度从而降低导 通电阻，从而可以降低正偏时的压降；又因小面积P型区部分7的结构，增加肖特基面积占 整个器件的面积比例，从而进一步降低了正偏时的压降，同时也提高器件的开关速度。但是 因耗尽层3中具有较低的杂质浓度，这样会增加一定量的正偏时压降，因此形成结构时，要 适当降低耗尽层3的厚度来减少其对正向压降的影响。 当加入反偏电压时，在耗尽层、漂移层和重掺杂层中形成耗尽区域，因N型半导体 漂移层3具有较低的杂质浓度，所以漂移层3中的耗尽区域先于漂移层2和重掺杂层4中 的耗尽区域发生交叠，从而抑制了反偏压降时的漏电流。
实施例2
如附图3所示，九个条形的抑制反偏漏电流P型区6相互分离地形成在N型漂移 层2和N型耗尽层3中，每个抑制反偏漏电流P型区6的宽度设定2 6um，相邻两个抑制 反偏漏电流P型区6的间隔距离为2 10um ;九个相互分离的小面积P型区7被形成在N 型重掺杂层4中，每个小面积P型区7与相对应的抑制反偏漏电流P型区6相连，相邻两个 小面积P型区7间隔距离为2 20um，每个小面积P型区7圆的直径为1 5um ;漂移层中 磷杂质浓度选用1 X 1016原子/cm3，耗尽层中磷杂质浓度选用1 X 1015原子/cm3，衬底层中为 掺入磷原子的浓度选用5 X 1019原子/cm3，重掺杂层中磷杂质浓度选用5 X 1016原子/cm3，其
他结构与制作工艺如实施例l。
实施例3 结构和制作工艺如实施例l，漂移层中磷杂质浓度选用5X10"原子/cm3，耗尽层 中磷杂质浓度选用5 X 1015原子/cm3，衬底层中为掺入磷原子的浓度选用1 X 102°原子/cm3， 重掺杂层中磷杂质浓度选用8X 1016原子/cm3。 通过上述实例阐述了本发明，同时也可以采用其它实施例实现本发明。因此本发 明的范围由所附的权利要求书限定。
权利要求
一种半导体装置，其特征在于包括(a)衬底层，为N传导类型半导体材料，用于降低半导体装置的导通电阻；(b)漂移层，为N传导类型的半导体材料，位于衬底层之上，用于控制半导体装置反向电压的大小；(c)耗尽层，为N传导类型的半导体材料，位于漂移层之上，用于降低半导体装置的反向漏电流；(d)抑制反偏漏电流P型区，为P传导类型的半导体材料，若干个相互分离的抑制反偏漏电流P型区位于漂移层和耗尽层中，用于当所述的半导体装置加反向偏压时，在耗尽层半导体材料中扩展形成大面积耗尽区域；(e)重掺杂层，为N传导类型的半导体材料，位于耗尽层之上，用于减少半导体装置的正向压降；(f)肖特基势垒层，位于重掺杂层之上，用于形成肖特基势垒结特性；(g)小面积P型区，为P传导类型的半导体材料，若干个相互分离的小面积P型区位于N型重掺杂层中，每个小面积P型区与一个抑制反偏漏电流P型区相连，起引线的作用。
2. 如权利要求1所述的半导体装置，其特征在于所述的肖特基势垒层边缘下方的耗尽层和漂移层中设有肖特基势垒边缘P型下保护环。
3. 如权利要求1所述的半导体装置，其特征在于所述的肖特基势垒层边缘下方的重掺杂层中设有肖特基势垒边缘P型上保护环。
4. 如权利要求1所述的半导体装置，其特征在于所述的半导体装置边缘的表面设有起保护作用的表面钝化层。
5. 如权利要求1所述的半导体装置，其特征在于所述的肖特基势垒层是由金属淀积或溅射的方法在重掺杂层表面形成的薄膜金属与重掺杂层顶部的N型半导体材料烧结形成。
6. 如权利要求1所述的半导体装置，其特征在于所述的漂移层的扩散杂质与衬底层的扩散杂质不相同、所述的耗尽层的扩散杂质与衬底层的扩散杂质不相同、所述的重掺杂层的扩散杂质与衬底层的扩散杂质不相同。
7. 如权利要求1所述的半导体装置，其特征在于所述的衬底层的杂质掺杂浓度大于或等于1X1018/0113。
8. 如权利要求1所述的半导体装置，其特征在于所述的漂移层、耗尽层、重掺杂层的杂质掺杂浓度为1 X 1014-1 X 1018/cm3。
9. 一种制造半导体装置的方法，其特征在于包括如下步骤1) 在衬底层上通过外延生产方式形成漂移层和耗尽层；2) 通过在漂移层和耗尽层半导体材料中注入硼离子再进行高温退火，形成多个相互分离P型区作为抑制反偏漏电流P型区，同时在预定位置的耗尽层和漂移层中形成肖特基势垒边缘P型下保护环；3) 通过外延生产方式在耗尽层半导体材料上形成重掺杂层；4) 通过向重掺杂层中注入硼离子再进行高温退火引入小面积P型区，同时在预定位置的重掺杂层中形成肖特基势垒边缘P型上保护环；在半导体装置边缘的表面形成表面钝化层；5)在重掺杂层上淀积一层势垒金属，通过低温烧结在重掺杂层表面的N型区形成肖特 基势垒层，在小面积P型区表面的为欧姆接触区。
全文摘要
本发明公开了一种半导体装置，包括衬底层、漂移层、耗尽层、抑制反偏漏电流P型区、重掺杂层、肖特基势垒层、小面积P型区；若干个相互分离的抑制反偏漏电流P型区位于漂移层和耗尽层中，用于当所述的半导体装置加反向偏压时，在耗尽层半导体材料中扩展形成大面积耗尽区域；本发明还提供一种半导体装置的制作方法。本发明的半导体装置与方法，在减少一定量的正向压降的同时还可以降低一定量的反向漏电流，同时提高装置的开关速度，对装置的电参数特性进行进一步优化。
文档编号H01L29/872GK101707214SQ20091015398
公开日2010年5月12日 申请日期2009年11月30日 优先权日2009年11月30日
发明者丁扣宝, 朱江, 韩雁 申请人:浙江大学