Mos晶体管的形成方法
【专利摘要】一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有伪栅，位于所述伪栅两侧的侧墙，覆盖所述半导体衬底和所述侧墙的介质层，所述介质层的顶表面与所述伪栅的顶表面齐平；去除所述伪栅，形成开口，所述开口暴露出部分半导体衬底表面；采用含氟溶液对所述开口暴露出的部分半导体衬底表面进行氟化处理，形成含氟表面；在所述含氟表面上形成界面层；在所述界面层上形成栅介质层，在所述栅介质层上形成栅电极。本发明MOS晶体管的形成方法降低了负偏压温度不稳定性效应和热载流子注入效应，MOS晶体管可靠性高。
【专利说明】MOS晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体【技术领域】，尤其涉及一种MOS晶体管的形成方法。
【背景技术】
[0002]随着半导体技术的不断发展，MOS晶体管的特征尺寸不断缩小，MOS晶体管的栅介质层的厚度也按等比例缩小的原则变得越来越薄。氧化硅层作为栅介质层已经达到其物理极限，利用高K栅介质层替代氧化硅栅介质层，可以在保持等效氧化层厚度(EOT)不变的情况下大大增加其物理厚度，从而减小了栅极漏电流。但由于高K栅介质层大多是金属离子氧化物，且没有固定的原子配位，其与硅衬底之间键合的稳定程度较氧化硅与硅衬底之间键合的稳定程度相比要差得多，造成高K栅介质层与硅衬底之间具有大量的界面缺陷，晶体管的可靠性问题成为了研究的重点。
[0003]负偏压温度不稳定性(NBT1:negative bias temperature instability)效应通常发生在PMOS晶体管中，当器件的栅极处于负偏压下时，器件的饱和漏极电流和跨导不断减小、阈值电压绝对值不断增大。且这种导致器件性能衰退的负偏压温度不稳定性效应，会随着栅极上的偏置电压的增加和温度的升高而更加显著。
[0004]另外，随着MOS晶体管沟道长度的减小，在器件操作过程中，晶体管沟道区域的电场变的很强，使得载流子在输送过程中发生碰撞电离，产生额外的电子空穴对，成为热载流子，纵向电压使部分热载流子注入栅氧化层，导致器件的阈值电压等参数发生漂移，形成较为严重的热载流子效应(HC1:hot carrier inject1n)。由于电子与空穴的平均自由程不同，电子注入的几率要比空穴高很多，因此NMOS晶体管更容易引起热载流子注入效应。
[0005]因此，现有技术形成的MOS晶体管中负偏压温度不稳定性效应和热载流子注入效应明显，可靠性不佳。
【发明内容】
[0006]本发明解决的问题是现有技术形成的MOS晶体管中负偏压温度不稳定性效应和热载流子注入效应明显，可靠性不佳。
[0007]为解决上述问题，本发明提供了一种MOS晶体管的形成方法，包括:提供半导体衬底，所述半导体衬底表面具有伪栅，位于所述伪栅两侧的侧墙，覆盖所述半导体衬底和所述侧墙的介质层，所述介质层的顶表面与所述伪栅的顶表面齐平；去除所述伪栅，形成开口，所述开口暴露出部分半导体衬底表面；采用含氟溶液对所述开口暴露出的部分半导体衬底表面进行氟化处理，形成含氟表面；在所述含氟表面上形成界面层；在所述界面层上形成栅介质层，在所述栅介质层上形成栅电极。
[0008]可选的，所述含氟溶液为HF溶液、NH4F溶液、或者HF和NH4F混合溶液。
[0009]可选的，所述HF溶液中HF与H2O的摩尔比为1:100。
[0010]可选的，所述界面层为氧化层。
[0011]可选的，形成所述氧化层的工艺为采用O3溶液或者NH40H、H2O2和H2O的混合溶液对所述开口暴露出的部分半导体衬底表面进行处理。
[0012]可选的，所述伪栅包括伪栅介质层和伪栅电极层，所述伪栅电极层位于所述伪栅介质层上。
[0013]可选的，所述伪栅介质层的材料为氧化硅，所述伪栅电极层的材料为多晶硅。
[0014]可选的，去除所述伪栅的工艺包括:采用湿法刻蚀工艺、或者先干法刻蚀再湿法刻蚀的工艺去除所述伪栅电极层；采用干法刻蚀工艺去除所述伪栅介质层。
[0015]可选的，所述湿法刻蚀工艺采用四甲基氢氧化铵溶液。
[0016]可选的，去除所述伪栅介质层的干法刻蚀工艺为硅钴镍清洗工艺。
[0017]可选的，所述栅介质层为高介电常数材料。
[0018]可选的，所述栅介质层的材料为Hf02、A1203、ZrO2, HfS1、HfS1N、HfTaO 和 HfZrO中的一种或几种。
[0019]可选的，所述栅电极的材料为金属。
[0020]可选的，所述栅电极的材料为钴。
[0021 ] 可选的，还包括在所述界面层上形成栅介质层后，对所述栅介质层进行退火。
[0022]可选的，对所述栅介质层的退火包括毫秒退火和快速热处理。
[0023]可选的，所述快速热处理的温度为600摄氏度?800摄氏度。
[0024]可选的，还包括在所述界面层上形成栅介质层后，在所述栅介质层上形成功函数层。
[0025]可选的，还包括在所述伪栅两侧的半导体衬底内形成源区和漏区。
[0026]与现有技术相比，本发明技术方案具有以下优点:
[0027]本发明实施例的MOS晶体管的形成方法中，在去除伪栅，形成暴露出部分半导体衬底表面的开口后，采用含氟溶液对所述开口暴露出的部分半导体衬底表面进行氟化处理，所述半导体衬底表面的娃材料的悬挂键与氟离子反应形成娃-氟(S1-F)键,形成含氟表面。所述含氟表面中的硅-氟键可以减少并防止硅材料的悬挂键与氢离子反应形成硅-氢(S1-H)键，由于硅-氟键的键能大于硅-氢键的键能，后续在MOS晶体管的操作过程中，在强电场作用下，硅-氟键不容易被打断，不会形成界面陷阱电荷，减小了负偏压温度不稳定性。另外，由于硅-氟键的键能更高，减少了载流子输运过程中由于碰撞电离而产生的电子空穴对，减小了热载流子效应。且采用含氟溶液对所述开口暴漏出的部分半导体衬底进行氟化处理时，不会对半导体衬底表面造成损伤。后续在所述含氟表面上形成界面层，所述界面层还可以作为阻挡层，可以防止含氟表面中的氟离子重新形成氟分子后逸出，防止含氟表面中的硅-氟键密度降低。
[0028]进一步的，本发明实施例的MOS晶体管的形成方法中，去除所述伪栅时，先采用湿法刻蚀去除伪栅电极层，再采用硅钴镍清洗(SiCoNi Clean)工艺去除伪栅介质层。所述湿法刻蚀去除伪栅电极层采用四甲基氢氧化铵溶液，由于湿法刻蚀较高的刻蚀选择比，在去除所述伪栅电极层的工艺中，伪栅介质层可以作为刻蚀阻挡层，保护伪栅介质层下的半导体衬底免受损伤。另外，去除所述伪栅介质层的工艺采用硅钴镍清洗工艺，由于硅钴镍清洗工艺为低强度的氧化物化学刻蚀方法，与干法刻蚀方法相比，进一步减小了等离子轰击作用对伪栅介质层下的半导体衬底的损伤，而且对半导体器件中其他氧化物结构的损伤也进一步减少。
【专利附图】
【附图说明】
[0029]图1至图6是本发明实施例的MOS晶体管的形成过程的剖面结构示意图。
【具体实施方式】
[0030]由【背景技术】可知，现有技术形成的MOS晶体管中负偏压温度不稳定性效应和热载流子注入效应明显，可靠性不佳。
[0031]本发明的发明人通过对MOS晶体管中负偏压温度不稳定性效应的研究发现，负偏压温度不稳定性效应主要是由硅与栅介质层界面陷阱电荷和氧化层电荷的变化而引起的。在栅极的娃与栅介质层界面中存在着一些娃的悬挂键，一般认为这些悬挂键与氢结合形成硅-氢(S1-H)键，称为氢钝化。但是在晶体管工作过程中在栅极上形成一个高电场，此时硅-氢键就容易被打断，形成H、H+或者H2。这样硅的悬挂键就会吸引电荷，成为界面陷阱电荷，造成负偏压温度不稳定性效应。另外，MOS晶体管操作过程中，界面处硅-氢键键能较低，沟道区载流子在强电场下与半导体晶格碰撞电离，容易产生额外的电子空穴对，成为热载流子，所述热载流子在电场作用下注入栅氧化层，形成热载流子注入效应。
[0032]基于以上研究，本发明的发明人提出一种MOS晶体管的形成方法，在去除伪栅，形成暴露出部分半导体衬底表面的开口后，采用含氟溶液对所述开口暴露出的部分半导体衬底表面进行氟化处理，所述半导体衬底表面的硅材料的悬挂键与氟离子反应形成硅-氟键，形成含氟表面。由于娃-氟键的键能大于娃-氢键的键能，后续在MOS晶体管的操作过程中，在强电场作用下，硅-氟键不容易被打断，不会形成界面陷阱电荷，减小了负偏压温度不稳定性。另外，由于硅-氟键的键能更高，减少了载流子输运过程中由于碰撞电离而产生的电子空穴对，减小了热载流子效应。
[0033]下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。
[0034]请参考图1，提供半导体衬底200，所述半导体衬底200表面具有伪栅202，位于所述伪栅202两侧的侧墙203，覆盖所述半导体衬底200和所述侧墙203的介质层204，所述介质层204的顶表面与所述伪栅202的顶表面齐平。
[0035]所述半导体衬底200可以是硅或者绝缘体上硅(S0I)，所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗。本实施例中，所述半导体衬底200包括NMOS区域和PMOS区域，所述NMOS区域用于在其内形成NMOS晶体管，所述PMOS区域用于在其内形成PMOS晶体管。本实施例中，还包括位于所述NMOS区域和PMOS区域之间的隔离结构201，所述隔离结构201用于隔离半导体衬底200内的有源区。本实施例中，所述隔离结构201为浅沟槽隔离结构(STI)，所述浅沟槽隔离结构的材料为氧化硅，所述浅沟槽隔离结构的形成方法请参考现有工艺，在此不再赘述。
[0036]所述半导体衬底200表面具有伪栅202。在后栅(gate-last)工艺中，后续去除所述伪栅202，再在原伪栅202的位置形成高介电常数栅介质层和位于所述高介电常数栅介质层上的金属栅极，形成高K金属栅(HKMG:High_K Metal Gate)结构，有利于提高晶体管击穿电压、减小漏电流、提高晶体管性能。本实施例中，所述伪栅202包括伪栅介质层202a和伪栅电极层202b，所述伪栅电极层202b位于所述伪栅介质层202a上。本实施例中，所述伪栅介质层202a的材料为氧化硅，所述伪栅电极层202b的材料为多晶硅。所述伪栅202两侧具有侧墙203，所述侧墙203的材料可以为氮化硅、氧化硅或者氮氧化硅。所述半导体衬底200和所述侧墙203表面覆盖有介质层204，所述介质层204的顶表面与所述伪栅202的顶表面齐平，所述介质层204的材料为氧化硅或者氮化硅。
[0037]本实施例中，还包括位于在所述伪栅202两侧半导体衬底200内形成源区和漏区(未示出)。相应的，本实施例中NMOS区域的源区和漏区掺杂有N型杂质，PMOS区域的源区和漏区掺杂有P型杂质。所述源区和漏区可以为嵌入式源区和漏区，所述嵌入式源区和漏区通过刻蚀待形成源区和漏区的区域形成开口，在所述开口内外延应力材料形成。在NMOS区域，形成所述嵌入式源区和漏区的材料可以为碳化硅，由于碳化硅的晶格常数小于硅的晶格常数，可以在NMOS晶体管的沟道区域引入拉伸应力，提高电子迁移率；在PMOS区域，形成所述嵌入式源区和漏区的材料可以为锗硅，由于锗硅的晶格常数大于硅的晶格常数，可以在PMOS晶体管的沟道区域引入压缩应力，提高空穴迁移率。
[0038]需要说明的是，本实施例以平面MOS晶体管为例说明本发明技术方案MOS晶体管的形成方法，但本发明技术方案的MOS晶体管的形成方法同样适用于形成鳍式场效应晶体管(Fin FET)，不应过于限定。
[0039]请参考图2，去除所述伪栅202 (参考图1)，形成开口 205，所述开口 205暴露出部分半导体衬底200表面。
[0040]本实施例中，所述伪栅202包括伪栅介质层202a和伪栅电极层202b,因此去除所述伪栅202的工艺包括去除所述伪栅电极层202b和所述伪栅介质层202a。本实施例中，去除所述伪栅电极层202b的工艺为湿法刻蚀，所述湿法刻蚀采用四甲基氢氧化铵(TMAH:(CH3)4NOH)溶液，所述四甲基氢氧化铵溶液中四甲基氢氧化铵的质量百分比为1%~5%，溶液温度为20摄氏度~100摄氏度。由于四甲基氢氧化铵溶液对多晶硅的刻蚀速率远高于氧化硅的刻蚀速率，因此在采用四甲基氢氧化铵溶液的湿法刻蚀工艺中，所述伪栅介质层202a作为刻蚀停止层，可以保护位于所述伪栅介质层202a下的半导体衬底200免受损伤。在其他实施例中，去除所述伪栅电极层202b的工艺为先干法刻蚀再湿法刻蚀，即先采用干法刻蚀工艺去除部分所述伪栅电极层202b，所述干法刻蚀可以为反应离子刻蚀，刻蚀气体包括SF6和Ar ;再采用湿法刻蚀，如四甲基氢氧化铵溶液去除剩余所述伪栅电极层202b。
[0041]在去除所述伪栅电极层202b后，去除所述伪栅介质层202a。本实施例中，去除所述伪栅介质层202a的工艺为干法刻蚀，所述干法刻蚀工艺为硅钴镍清洗(SiCoNi clean)工艺。硅钴镍清洗工艺是一种低强度的氧化物化学刻蚀方法，其与氩等离子体轰击工艺不同，硅钴镍清洗工艺在没有等离子体和离子轰击的环境中去除氧化物，降低了对基底材料的破坏。所述硅钴镍清洗工艺包括:在刻蚀腔室内通入低功率的NF3和NH3等离子体，所述刻蚀腔室的温度为35摄氏度；所述NF3和NH3反应生成氟化铵NH4F和二氟化铵NH4F.HF，NH4F和NH4F.HF在刻蚀基底表面冷凝，并优先与氧化物(S12)反应，形成固态的六氟硅铵(NH4)2SiF6和H2O ;加热刻蚀腔室，使所述刻蚀基底的温度升高到100摄氏度以上，使固态的六氟硅铵(NH4)2SiF6分解成51?4、順3和HF，排出刻蚀腔室。由于所述伪栅介质层202a的厚度较薄，通常为纳米量级，采用硅钴镍清洗工艺去除所述伪栅介质层202a，可以保证完全去除所述伪栅介质层202a的同时，对所述栅介质层202a覆盖的半导体衬底200的影响较小，有利于提升后续形成的MOS晶体管的性能。另外，采用硅钴镍清洗工艺去除所述伪栅介质层202a,可以减小对半导体衬底200上其他氧化物结构，如层间介质层(ILD Jnter-LayerDielectric)的损伤。
[0042]去除所述伪栅电极层202b和伪栅介质层202a后，形成开口 205，所述开口 205暴露出部分半导体衬底200表面。在后栅工艺中，所述开口 205用于形成高介电常数栅介质层和位于所述高介电常数栅介质层上的金属栅极。
[0043]请参考图3，采用含氟溶液对所述开口 205暴露出的部分半导体衬底200进行氟化处理，形成含氟表面206。
[0044]由于所述开口 205暴露出部分半导体衬底200表面，若直接在所述开口 205内形成栅介质层，则在栅介质层与栅介质层下的半导体界面存在悬挂键，后续在器件操作过程中，所述悬挂键会吸引电荷，成为界面陷阱电荷，影响晶体管的性能。因此本实施例中，对所述开口 205暴露出的部分半导体衬底200表面进行氟化处理，形成含氟表面206。
[0045]对所述开口 205暴露出的部分半导体衬底200进行氟化处理采用HF溶液、NH4F溶液、或者HF和NH4F的混合溶液(BOE buffered Oxide Etch)。本实施例中，采用HF溶液对所述开口 205暴露出的部分半导体衬底200进行氟化处理，所述HF溶液中HF与H2O的摩尔比为1:100。本实施例中，所述半导体衬底200的材料为硅，在采用HF溶液对所述半导体衬底表面进行处理后，所述半导体衬底200表面的硅材料的悬挂键与氟离子反应形成硅-氟(S1-F)键,形成含氟表面206,防止了娃材料的悬挂键与氢形成娃-氢键。由于娃-氟键的键能大于硅-氢键的键能，后续在MOS晶体管的操作过程中，在较强电场下，硅-氟键不会如硅-氢键一般容易打断，不会形成界面陷阱电荷，减小了负偏压温度不稳定性效应。另夕卜，由于硅-氟键的键能更高，减小了载流子输运过程中由于碰撞电离而产生的电子空穴对，减小了热载流子效应。另外与采用离子注入工艺形成硅-氟键的方法相比，采用含氟溶液进行氟化处理不会在所述半导体衬底200表面造成损伤，形成缺陷层。
[0046]请参考图4，在所述含氟表面206上形成界面层207。
[0047]在所述含氟表面206上形成界面层207可以防止含氟表面206中的氟离子逸出。本实施例中，所述界面层207为氧化层，而所述含氟表面206为单原子层或者多原子层的结构，形成所述氧化层的工艺为采用ΝΗ40Η、Η202和H2O的混合溶液(SCl溶液)对所述开口 205暴露出的部分半导体衬底200表面进行处理，其中NH40H、H2O2和H2O的体积比为1: 1:5?1:2:7，溶液温度为65摄氏度?80摄氏度。在其他实施例中，形成所述氧化层的工艺采用O3溶液。所述界面层207形成于所述含氟表面206之上，作为阻挡层，防止了所述含氟表面206中的氟离子重新形成氟分子后逸出，导致所述含氟表面206中的硅-氟键密度降低。另外，后续在所述界面层207上形成高介电常数栅介质层，所述界面层207还可以增加高介电常数栅介质层与其下方的半导体衬底200之间的粘附力。
[0048]需要说明的是，在形成所述含氟表面206后，需要尽快在所述含氟表面206上形成界面层207，以减少含氟表面206中氟离子的逸出。本实施例中，所述含氟表面206和所述界面层207在同一设备中形成。
[0049]请参考图5,在所述界面层207上形成栅介质层208。
[0050]所述栅介质层208具有高介电常数，所述栅介质层208的材料为Hf02、Al203、Zr02、HfS1、HfS1N、HfTaO和HfZrO中的一种或几种。本实施例中，所述栅介质层208的材料为Hf02。形成所述栅介质层208的工艺化学气相沉积或者原子层沉积，所述栅介质层208覆盖所述界面层207的表面和所述侧墙203的侧壁。需要说明的是所述栅介质层208还会覆盖所述介质层204的表面，后续形成栅电极时，通过化学机械抛光工艺一并去除位于所述介质层204表面的栅介质层208。由于所述栅介质层208具有较高的介电常数，与氧化硅相t匕，在相同厚度时提供更高的栅电容，对沟道的控制能力更强，有利于提高晶体管性能。
[0051 ] 本实施例中，在所述界面层207上形成栅介质层208后，对所述栅介质层208进行了退火。所述退火为沉积后退火(PDA:Post Deposit1n Annealing),包括毫秒退火(MSA:Millisecond Annealing)和快速热处理(RTA:Rapid Thermal Annealing)。所述的毫秒退火为激光快速热退火，退火温度为1000摄氏度?1300摄氏度，退火时间为600毫秒?800毫秒，较短的退火时间可以减少杂质扩散。所述快速热处理工艺的温度为600摄氏度?800摄氏度。在上述沉积后退火工艺后，含氟表面206中的硅-氟键进一步增强，且氟离子还可以与栅介质层208中的离子形成化学键。本实施例中，所述栅介质层208的材料为氧化铪，因此含氟表面206中的氟离子与铪离子形成铪-氟键(Hf-F)。由于铪-氟键和硅-氟键的键能要高于铪-氢键和硅-氢键的键能，在晶体管工作过程中，不容易产生界面态，从而改善了 PMOS晶体管的负偏压温度不稳定性效应和NMOS晶体管的热载流子效应。
[0052]请参考图6，在所述栅介质层208上形成栅电极209。
[0053]本实施例中，在所述栅介质层208上形成栅电极209之前，在所述栅介质层208上形成功函数层(未示出)。由于PMOS晶体管和NMOS晶体管阈值电压不同，NMOS晶体管和PMOS晶体管的功函数层材料也不同。本实施例中，首先形成覆盖PMOS区域的掩膜层，在NMOS区域的栅介质层208上形成NMOS功函数层，所述NMOS功函数层为TiN和TiC的堆叠结构，去除覆盖PMOS区域的掩膜层；再形成覆盖NMOS区域的掩膜层，在PMOS区域的栅介质层208上形成PMOS功函数层，所述PMOS功函数层为TiN和TaAl的堆叠结构，去除覆盖NMOS区域的掩膜层。在其他实施例中，也可以先形成PMOS功函数层，再形成NMOS功函数层，所述功函数层的材料和厚度根据具体工艺需求确定，不应过于限定。
[0054]在所述栅介质层208上形成功函数层后，在所述功函数层上形成栅电极209，所述栅电极209的材料为金属。所述栅电极209和具有高介电常数的栅介质层208共同构成高K金属栅(HKMG)结构，有利于提高晶体管击穿电压、减小漏电流、提高晶体管性能。本实施例中，所述栅电极209的材料为钴，在其他实施例中，所述栅电极209的材料还可以为钽、氮化钽、硅化镍、硅化钴等。本实施例中，形成所述栅电极209的工艺包括:采用化学气相沉积工艺在所述功函数层上形成栅电极材料层(未示出)，所述栅电极材料层填充满所述开口205(参考图5)，采用化学机械抛光工艺研磨所述栅电极材料层，直至暴露出所述介质层204的表面为止，位于所述开口 205内的栅电极材料层构成栅电极209。
[0055]后续在MOS晶体管源区和漏区对应位置形成通孔，在所述通孔内形成导电插塞，完成MOS晶体管的制备，其具体工艺可参考现有技术，在此不再赘述。
[0056]本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
【权利要求】
1.一种MOS晶体管的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底表面具有伪栅，位于所述伪栅两侧的侧墙，覆盖所述半导体衬底和所述侧墙的介质层，所述介质层的顶表面与所述伪栅的顶表面齐平； 去除所述伪栅，形成开口，所述开口暴露出部分半导体衬底表面； 采用含氟溶液对所述开口暴露出的部分半导体衬底表面进行氟化处理，形成含氟表面； 在所述含氟表面上形成界面层； 在所述界面层上形成栅介质层，在所述栅介质层上形成栅电极。
2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述含氟溶液为HF溶液、NH4F溶液、或者HF和NH4F的混合溶液。
3.如权利要求2所述的MOS晶体管的形成方法，其特征在于，所述HF溶液中HF与H2O的摩尔比为1:100。
4.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述界面层为氧化层。
5.如权利要求4所述的MOS晶体管的形成方法，其特征在于，形成所述氧化层的工艺为采用O3溶液或者ΝΗ40Η、Η202和H2O的混合溶液对所述开口暴露出的部分半导体衬底表面进行处理。
6.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述伪栅包括伪栅介质层和伪栅电极层，所述伪栅电极层位于所述伪栅介质层上。
7.如权利要求6所述的MOS晶体管的形成方法，其特征在于，所述伪栅介质层的材料为氧化硅，所述伪栅电极层的材料为多晶硅。
8.如权利要求7所述的MOS晶体管的形成方法，其特征在于，去除所述伪栅的工艺包括:采用湿法刻蚀工艺、或者先干法刻蚀再湿法刻蚀的工艺去除所述伪栅电极层；采用干法刻蚀工艺去除所述伪栅介质层。
9.如权利要求8所述的MOS晶体管的形成方法，其特征在于，所述湿法刻蚀工艺采用四甲基氢氧化铵溶液。
10.如权利要求8所述的MOS晶体管的形成方法，其特征在于，去除所述伪栅介质层的干法刻蚀工艺为硅钴镍清洗工艺。
11.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述栅介质层为高介电常数材料。
12.如权利要求11所述的MOS晶体管的形成方法，其特征在于，所述栅介质层的材料为HfO2, A1203、ZrO2, HfS1, HfS1N, HfTaO 和 HfZrO 中的一种或几种。
13.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述栅电极的材料为金属。
14.如权利要求13所述的MOS晶体管的形成方法，其特征在于，所述栅电极的材料为钴。
15.如权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括在所述界面层上形成栅介质层后，对所述栅介质层进行退火。
16.如权利要求15所述的MOS晶体管的形成方法，其特征在于，对所述栅介质层的退火包括毫秒退火和快速热处理。
17.如权利要求16所述的MOS晶体管的形成方法，其特征在于，所述快速热处理的温度为600摄氏度~800摄氏度。
18.如权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括在所述界面层上形成栅介质层后，在所述栅介质层上形成功函数层。
19.如权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括在所述伪栅两侧的半导体衬底内形 成源区和漏区。
【文档编号】H01L21/336GK104078358SQ201310105929
【公开日】2014年10月1日 申请日期:2013年3月28日 优先权日:2013年3月28日
【发明者】谢欣云 申请人:中芯国际集成电路制造(上海)有限公司