多层陶瓷电子元件及其安装板的制作方法
【专利摘要】提供了一种多层陶瓷电子元件及其安装板，所述多层陶瓷电子元件包括陶瓷体，该陶瓷体具有六面体形状，该陶瓷体包括电介质层，当所述陶瓷体的长度定义为L、所述陶瓷体的宽度定义为W以及所述陶瓷体的厚度定义为T时，满足T/W〉1.0；和第一内部电极和第二内部电极，该第一内部电极和第二内部电极在所述陶瓷体中彼此面对地堆叠，所述第一内部电极和第二内部电极之间插入有各自的电介质层。
【专利说明】多层陶瓷电子元件及其安装板
[0001] 相关专利申请的交叉引用
[0002] 本申请要求于2013年4月16日在韩国知识产权局提交的韩国专利申请 No. 10-2013-0041870的优先权，在此通过引用将该申请的全部内容并入本申请中。
【技术领域】
[0003] 本发明涉及多层陶瓷电容器和用于在电路板上安装多层陶瓷电容器的结构。
【背景技术】
[0004] 根据近来电子产品小型化的趋势，越来越多地要求多层陶瓷电子元件具有小尺寸 和高电容。
[0005] 因此，已经通过多种方法使得电介质层和内部电极变薄以及以增加的数量堆叠。 近来，由于单个电介质层的厚度已经减小，已经制造出其中包括增加的数量的堆叠层的多 层陶瓷电子元件。
[0006] 因此，多层陶瓷电子元件可以小型化，并且电介质层和内部电极可以变薄，因此电 介质层和内部电极已经以增加的数量堆叠以实现高电容度。
[0007] 如上所述，多层陶瓷电子元件已经小型化，并且包括在其中的堆叠层的数量已经 增加，因此多层陶瓷电子元件具有大于其宽度的厚度，从而实现高电容度。然而，当使用 此类多层陶瓷电子元件时，当多层陶瓷电子元件安装在板上时，可能频繁地产生芯片倾倒 (topples over)的缺陷。
[0008] 同时，在制造多层陶瓷电子元件的过程中，陶瓷体可能相互碰撞至破裂，产生芯片 缺陷。这样，为了防止该问题，已经使用了抛光陶瓷体的拐角和顶角的方法。
[0009] 然而，就抛光陶瓷体的拐角和顶角而言，陶瓷体的拐角和顶角可能被过度地地抛 光或抛光不够，从而影响多层陶瓷电子元件的可靠性。
[0010] 因此，研究了防止当多层陶瓷电子元件被安装到板上时倾倒和防止芯片缺陷，同 时实现其高电容的技术，以改善多层陶瓷电子元件的可靠性。
[0011] 【相关技术文献】
[0012] (专利文献1)日本专利公开No. 2005-129802
【发明内容】
[0013] 本发明的一个方面提供多层陶瓷电容器和用于在电路板上安装多层陶瓷电容器 的结构。
[0014] 根据本发明的一个方面，提供了一种多层陶瓷电子元件，该多层陶瓷电子元件包 括：陶瓷体，该陶瓷体具有六面体形状，该陶瓷体包括电介质层，当所述陶瓷体的长度定义 为L、所述陶瓷体的宽度定义为W以及所述陶瓷体的厚度定义为T时，满足T/W〉1. 0 ;和第 一内部电极和第二内部电极，所述第一内部电极和第二内部电极在所述陶瓷体中彼此面对 地堆叠，所述第一内部电极和第二内部电极之间插入有对应的所述电介质层。
[0015] 沿所述陶瓷体的长度、宽度和厚度方向的至少一个拐角可以具有圆形的形状，并 且当所述拐角的曲率半径定义为"a"时，可以满足0. 01彡a/T彡0. 07。
[0016] 当所述电介质层的平均厚度定义为td时，可以满足0. 1 μ m < td < 0. 6 μ m。
[0017] 所述第一内部电极和第二内部电极可以分别具有0. 6 μ m或更薄的厚度。
[0018] 所述电介质层可以以500层或更多的数量堆叠。
[0019] 所述第一内部电极和第二内部电极可以沿所述陶瓷体的厚度方向堆叠。
[0020] 所述第一内部电极和第二内部电极可以沿所述陶瓷体的宽度方向堆叠。
[0021] 根据本发明的另一方面，提供了一种用于多层陶瓷电子元件的安装板，该安装板 包括：印刷电路板，该印刷电路板上设置有第一电极垫和第二电极垫；和多层陶瓷电子元 件，该多层陶瓷电极元件安装在所述印刷电路板上，其中所述多层陶瓷电子元件包括：陶瓷 体，该陶瓷体具有六面体形状，该陶瓷体包括电介质层，当所述陶瓷体的长度定义为L、所述 陶瓷体的宽度定义为W以及所述陶瓷体的厚度定义为T时，满足T/W〉1. 0 ;和第一内部电极 和第二内部电极，所述第一内部电极和第二内部电极在所述陶瓷体中彼此面对地堆叠，所 述第一内部电极和第二内部电极之间插入有对应的所述电介质层。
[0022] 沿所述陶瓷体的长度、宽度和厚度方向的至少一个拐角具有圆形的形状，并且当 所述拐角的曲率半径定义为"a"时，可以满足0. 01彡a/T彡0. 07。
[0023] 当所述电介质层的平均厚度为td时，可以满足0. 1 μπι彡td彡0. 6μπι。
[0024] 所述第一内部电极和第二内部电极可以分别具有0.6μπι或更薄的厚度。
[0025] 所述电介质层可以以500层或更多的数量堆叠。
[0026] 所述第一内部电极和第二内部电极可以沿所述陶瓷体的厚度方向堆叠。
[0027] 所述第一内部电极和第二内部电极可以沿所述陶瓷体的宽度方向堆叠。
【专利附图】
【附图说明】
[0028] 从以下结合附图的详细说明，本发明上述和其他的方面、特征和其他优点将得到 更加清楚的理解，其中：
[0029] 图1是根据本发明的实施方式的多层陶瓷电容器(MLCC)的示意性的局部剖视立 体图；
[0030] 图2是沿宽度方向剖切的图1的多层陶瓷电容器的剖面图；
[0031] 图3是根据本发明的另一个实施方式的多层陶瓷电容器(MLCC)的示意性的局部 剖视立体图；
[0032] 图4是沿宽度方向剖切的图3的MLCC的剖面图；
[0033] 图5是显示了图1的多层陶瓷电容器安装在印刷电路板（PCB)上的状态下的立体 图；和
[0034] 图6是显示了图3的多层陶瓷电容器安装在印刷电路板上的状态下的立体图。
【具体实施方式】
[0035] 本发明的实施方式可以以多种不同的形式修改，并且本发明的范围不应当限制于 在本文中描述的实施方式。相反地，提供这些实施例使得本发明公开的内容将变得彻底和 完整，并且完全地将本发明的构思传递给本领域技术人员。在图中，为了清楚起见形状和尺 寸可能是夸大的，且相同的附图标记将在全文中用于表示相同的或者相似的元件。
[0036] 多层陶瓷电容器
[0037] 在下文中，将参考附图描述本发明的实施方式。
[0038] 图1是根据本发明的实施方式的多层陶瓷电容器(MLCC)的示意性的局部剖视立 体图。
[0039] 图2是沿宽度方向剖切的图1的多层陶瓷电容器的剖视图。
[0040] 参考图1和2,根据本发明的实施方式的多层陶瓷电子元件可以包括：陶瓷体10， 该陶瓷体10具有六面体形状，包括电介质层11，并且当陶瓷体的长度定义为L、陶瓷体的宽 度定义为W以及陶瓷体的厚度定义为T时，满足T/W〉1. 0 ;以及堆叠在陶瓷体10中的第一 内部电极21和第二内部电极22,因此第一内部电极21和第二内部电极22彼此面对，且它 们之间插入有相应的电介质层11。
[0041] 在下文中，将根据本发明的实施方式描述多层陶瓷电子元件。特别地，将通过实施 例的方式描述多层陶瓷电容器。然而，本发明并不限于此。
[0042] 陶瓷体10在形状方面并不受特别地限制，并且例如可以具有六面体形状。
[0043] 同时，在根据本发明的实施方式的多层陶瓷电容器中，图1的"长度方向"定义为 "L"方向，"宽度方向"定义为"W"方向，以及"厚度方向"定义为"T"方向。这里，"厚度方 向"可以用作与电介质层堆叠的方向（即堆叠方向）具有相同的意思。
[0044] 根据本发明的实施方式的多层陶瓷电容器1可以包括：陶瓷体10,该陶瓷体10具 有六面体形状，包括电介质层11，并且当陶瓷体的长度定义为L、陶瓷体的宽度定义为W以 及陶瓷体的厚度定义为T时，满足T/W〉l. 0 ;以及堆叠在陶瓷体10中的第一内部电极21和 第二内部电极22,因此第一内部电极21和第二内部电极22彼此面对，且它们之间插入有相 应的电介质层11。
[0045] 形成第一内部电极21和第二内部电极22的材料没有特别的限制，但是可以利用 导电浆料形成，该导电浆料由例如诸如钯（Pd )、钯银（Pd-Ag )合金等、镍（Ni )和铜（Cu )的贵 金属中的至少一种形成。
[0046] 电介质层11可以包括具有高介电常数的陶瓷粉末，例如钛酸钡（BaTi03)基粉末， 或钛酸锶（SrTi03)基粉末。然而，本发明并不限制于此。
[0047] 同时，第一内部电极21和第二内部电极22可以是一对具有不同极性的电极，并且 可以通过印刷导电浆料形成在相应的电介质层11上，该导电浆料包括具有预定厚度的导 电金属。
[0048] 烧结之后的第一内部电极21和第二内部电极22的平均厚度没有特别限制，只要 可以因此形成电容即可。例如，第一内部电极和第二内部电极的平均厚度可以是0.6 μ m或 更少。
[0049] 第一内部电极21和第二内部电极22的平均厚度可以如图2所示通过利用扫描电 子显微镜（SEM)在宽度方向扫描陶瓷体10的横截面获得的图像计算。
[0050] 例如，如图2所示，对于从使用扫描电子显微镜（SBO扫描在陶瓷体10的长度方 向L的中心部剖切的陶瓷体10的沿宽度-厚度（W-T)方向的横截面获得的图像中提取的 任何内部电极，其平均厚度可以通过测量内部电极的在宽度方向的具有相等间隔的30个 点之间的相应的厚度计算得出。
[0051] 其间具有相等间隔的30个点可以在电容形成部分测量，该电容形成部分指的是 第一内部电极21和第二内部电极22彼此重叠的区域。
[0052] 另外，在对平均厚度的测量被应用于10个或更多的内部电极时，使得测量得到10 个或更多内部电极的厚度的平均值，由此内部电极的平均厚度可以更好地归纳。
[0053] 进一步地，第一内部电极21和第二内部电极22可以形成为沿电介质层11的堆叠 方向在陶瓷体10的两个端表面交替地暴露，并且可以通过设置在第一内部电极21和第二 内部电极22之间的电介质层11彼此电绝缘。
[0054] 也就是说，第一内部电极21和第二内部电极22可以通过第一内部电极21和第二 内部电极22的交替地暴露于陶瓷体10的两个端表面的部分分别电连接到第一外部电极31 和第二外部电极32。
[0055] 因此，在电压被施加到第一外部电极31和第二外部电极32的情况下，电荷在彼此 面对的第一内部电极21和第二内部电极22之间积聚。这里，多层陶瓷电容器1的电容可 以与第一内部电极21和第二内部电极22彼此重叠的区域的面积成比例。
[0056] 为了形成电容，第一外部电极31和第二外部电极32可以形成在陶瓷体10的外部 表面上，并且可以分别与第一内部电极21和第二内部电极22电连接。
[0057] 第一外部电极31和第二外部电极32可以由与形成内部电极的相同的导电材料形 成，但是并不限于此。例如，第一外部电极31和第二外部电极32可以由铜（Cu)、银(Ag)、镍 (Ni)等形成。
[0058] 第一外部电极31和第二外部电极32可以通过施加导电浆料到陶瓷体10的外部 表面和进行烧结过程形成，该导电浆料通过将玻璃粉添加到金属粉末中来制备。
[0059] 陶瓷体10可以在堆叠多个电介质层11之后通过烧结过程形成，在这种情况下，陶 瓷体10的形状和尺寸以及堆叠的电介质层11的数量并不限制于在本发明的实施方式中所 说明的，并且本发明也不限制于此。
[0060] 另外，形成陶瓷体10的多个电介质层11可以为烧结状态，并且是结合在一起，因 此在没有扫描电子显微镜（SEM)的情况下，不能确定相邻的电介质层之间的边界。
[0061] 根据本发明的实施方式，电介质层11的平均厚度td可以根据多层陶瓷电容器1 的电容设计适应性地改变，但是在烧结过程之后平均厚度td可以是0. 1到0. 6 μ m。
[0062] 电介质层11的平均厚度td可以如图2所示通过利用SEM扫描陶瓷体10的宽度 方向的横截面获得的图像计算。
[0063] 例如，如图2所不，对于从使用扫描电子显微镜（SEM)扫描在陶瓷体10的长度方 向L的中心部剖切的陶瓷体10的沿宽度-厚度（W-T)方向的横截面获得的图像中提取的 任何内部电极，其平均厚度可以通过测量内部电极的在宽度方向的具有相等间隔的30个 点之间的相应的厚度计算得出。
[0064] 在其间具有相等间隔的30个点可以在电容形成部分测量，该电容形成部分指的 是第一内部电极21和第二内部电极22彼此重叠的区域。
[0065] 另外，在对平均厚度的测量被应用于10个或更多的内部电极时，使得测量得到10 个或更多内部电极的厚度的平均值，由此内部电极的平均厚度可以更好地归纳。
[0066] 堆叠的电介质层11的数量没有特别限制，但是作为示例，可以堆叠500或更多个 介质层电介质层11。
[0067] 如上所述，可以堆叠500或更多个电介质层11，因此可以实现陶瓷体的厚度T大于 陶瓷体的宽度W的高电容多层陶瓷电容器。
[0068] 同时，当陶瓷体10的长度定义为L时、其宽度定义为W、其厚度定义为Τ时，可以满 足 T/W〉L 0。
[0069] 在根据本发明的实施例的多层陶瓷电容器1中，可以增加堆叠的电介质层的数量 以实现高电容，并且陶瓷体10的厚度Τ可以大于其宽度W。
[0070] 已经以这样的方式制造的普通的多层陶瓷电容器，其宽度和厚度几乎是彼此相同 的。
[0071] 然而，因为根据本发明的实施方式的多层陶瓷电容器可以小型化，在将多层陶瓷 电容器安装到板上时可以确保充分的空间，因此可以增加堆叠层的数量以实现具有高电容 的多层陶瓷电容器。
[0072] 当如上所述增加堆叠层的数量时，陶瓷体的厚度Τ和宽度W之间的关系可以满足 T/W〉1. 0,因为在陶瓷体中的电介质层的堆叠方向与厚度方向是一致的。
[0073] 根据本发明的实施方式，多层陶瓷电容器以使得陶瓷体的厚度Τ和宽度W之间的 关系满足T/W〉1. 0的方式制造，因此可以实现具有高电容的多层陶瓷电容器。
[0074] 同时，因为多层陶瓷电容器以使得陶瓷体的厚度Τ和宽度W之间的关系满足T/W〉 1. 〇的方式制造，当被安装在板上时，多层陶瓷电容器可能倾倒，以造成例如短路等在可靠 性方面的缺陷。
[0075] 然而，根据本发明的实施方式，在长度、宽度和厚度方向的陶瓷体10的至少一个 拐角可以具有圆形的形状，并且当拐角的曲率半径定义为"a"时，满足0. 01彡a/T彡0. 07， 由此可以防止当多层陶瓷电容器安装在板上时因多层陶瓷电容器倾倒而导致的短路缺陷。
[0076] S卩，因为多层陶瓷电容器1如上所述地制造，尽管陶瓷体10的厚度T和宽度W之 间的关系满足T/W〉1. 0,当被安装在板上时，但是多层陶瓷电容器1不会倾倒，从而保证了 其优良的可靠性。
[0077] 同时，在多层陶瓷电容器的制造工艺中，陶瓷体可能相互碰撞而产生芯片缺陷。然 而，根据本发明的实施方式，在陶瓷体10的长度、宽度和厚度方向的至少一个拐角可以具 有圆形的形状，并且当拐角的曲率半径定义为"a"时，可以满足0. 01 < a/T < 0. 07,由此可 以防止芯片缺陷。
[0078] 这样，可以实现具有优良可靠性的多层陶瓷电容器。
[0079] 在拐角的曲率半径"a"与陶瓷体10的厚度T的比率（a/T)小于0. 01的情况下， 陶瓷体10的拐角和顶角部分没有充分抛光从而引起芯片缺陷，因此可能不会实现具有优 良可靠性的高电容多层陶瓷电容器。
[0080] 同时，如果拐角的曲率半径"a"与陶瓷体10的厚度T的比率（a/T)超过0.07,陶 瓷体10的拐角和顶角部分过度抛光，从而导致当被安装到板上时的多层陶瓷电容器的倾 倒的缺陷。
[0081] 根据本发明的实施方式，在陶瓷体10的长度、宽度和厚度方向的至少一个拐角可 以具有圆形的形状，并且当拐角的曲率半径定义为"a"，陶瓷体10的拐角和顶角部分可以 抛光，使得满足〇. OK a/T < 0. 07。
[0082] 该抛光可以通过利用抛光设备实现，且抛光设备不受特别限制，只要它可以用于 抛光普通的陶瓷体即可。
[0083] 因为陶瓷体是在烧结过程之前抛光的，因此可以防止芯片缺陷，在该芯片缺陷中， 在执行制造多层陶瓷电容器的过程中的运输过程时，在烧结过程之后具有脆性的陶瓷体10 相互碰撞以致破裂。
[0084] 同时，通过在烧结过程之前抛光陶瓷体10,当多层陶瓷电容器在烧结之后安装在 板上时，陶瓷体10的拐角，尤其是在陶瓷体10的长度方向的拐角具有圆形的形状，因此可 以防止由于多层陶瓷电容器的倾倒而导致的短路缺陷。
[0085] 图3是根据本发明的另一个实施方式的多层陶瓷电容器的示意性的局部剖视立 体图。
[0086] 图4是沿宽度方向剖切的图3的多层陶瓷电容器的剖面图。
[0087] 参考图3和图4,在根据本发明的另一个实施方式的多层陶瓷电容器100中，图3 的"长度方向"定义为"L"方向，"宽度方向"定义为"W"方向，"厚度方向"定义为"T"方向。 这里，"宽度方向"可以用作与电介质层堆叠的方向（即，堆叠方向）具有相同的意思。
[0088] S卩，如图3和图4所示，与根据本发明的前述实施方式不同的是，在根据本发明的 另一个实施方式的多层陶瓷电容器100中，堆叠方向与陶瓷体110的宽度方向一致。
[0089] 如下文中的描述，根据本发明的另一个实施方式的多层陶瓷电容器100可以具有 坚直的安装结构，在该坚直的安装结构中，当多层陶瓷电容器100安装在板上时，内部电极 设置为与板垂直。
[0090] 根据本发明的另一个实施方式的多层陶瓷电容器的其他的特征与上述的根据本 发明的实施方式的多层陶瓷电容器的特征相同，由此省略了对其描述。
[0091] 在下文中，将通过实施例更加详细地描述本发明，但是本发明并不限于这些实施 例。
[0092] 在当前的实施例中，对于包括具有0. 6 μ m或更薄的平均厚度的电介质层1的多层 陶瓷电容器，根据陶瓷体的拐角的曲率半径"a"与陶瓷体的厚度T的比率，测试了芯片缺陷 发生的频率和当安装到板上时多层陶瓷电容器倾倒的现象的频率。
[0093] 根据本发明的实施例的MLCC分别如下制造。
[0094] 首先，将包含具有0. 1 μ m的平均粒径的钛酸钡（BaTi03)粉末的浆料施加到承载 膜上，并且在承载膜上干燥以制备具有1. 05 μ m和0. 95 μ m厚度的多个陶瓷基片，从而形成 电介质层11。
[0095] 然后，制备用于内部电极的导电浆料，该导电浆料包括40到50重量份数的镍粉， 该镍粉具有〇. 1 μ m到0. 2 μ m的镍平均粒径。
[0096] 在通过丝网印刷方法将用于内部电极的导电浆料施加到基片以形成内部电极之 后，堆叠500个或更多的电介质层以形成堆叠体。
[0097] 然后，堆叠体被压缩和切割从而形成芯片，每个芯片厚度与宽度的比率大于1.0， 并且具有0603 (长度X宽度）标准的尺寸，在氢含量为0. 1%或更少的还原气氛下，芯片在 在1050到1200°C的温度下被烧结。
[0098] 在烧结过程之前通过抛光设备在芯片的相应的拐角和顶角上执行抛光处理。
[0099] 执行抛光处理使得芯片的拐角具有圆形的形状，并且具有在预定范围内的曲率半 径。
[0100] 其后，执行形成外部电极、形成电镀层等工艺，以制造多层陶瓷电容器。
[0101] 根据与当前实施例相同的方法制造对比的实施例，除了陶瓷体的拐角的曲率半径 "a"与陶瓷体的厚度T的比率位于与本发明的不同的数值范围内。
[0102] 表格1显示了根据陶瓷体的拐角的曲率半径"a"与陶瓷体的厚度T的比率的芯片 缺陷发生的频率和当安装到板上时多层陶瓷电容器倾倒的现象的频率对比结果。
[0103] 如果样品具有芯片缺陷和倾倒缺陷的任何一个缺陷，则该样品被确定为是有缺陷 的。
[0104] [表格 1]
[0105]
【权利要求】
1. 一种多层陶瓷电子元件，包括： 陶瓷体，该陶瓷体具有六面体形状，该陶瓷体包括电介质层，当所述陶瓷体的长度定义 为L、所述陶瓷体的宽度定义为W以及所述陶瓷体的厚度定义为T时，满足T/W〉1. 0 ;和 第一内部电极和第二内部电极，所述第一内部电极和第二内部电极在所述陶瓷体中彼 此面对地堆叠，所述第一内部电极和第二内部电极之间插入有对应的所述电介质层。
2. 根据权利要求1所述的多层陶瓷电子元件，其中，沿所述陶瓷体的长度、宽度和厚 度方向的至少一个拐角具有圆形的形状，并且当所述拐角的曲率半径定义为"a"时，满足 0· 01 彡 a/T 彡 0· 07。
3. 根据权利要求1所述的多层陶瓷电子元件，其中，当所述电介质层的平均厚度定义 为 td 时，满足 0· 1 μ m < td < 0· 6 μ m。
4. 根据权利要求1所述的多层陶瓷电子元件，其中，所述第一内部电极和第二内部电 极分别具有〇. 6 μ m或更薄的厚度。
5. 根据权利要求1所述的多层陶瓷电子元件，其中，所述电介质层以500层或更多的数 量堆叠。
6. 根据权利要求1所述的多层陶瓷电子元件，其中，所述第一内部电极和第二内部电 极沿所述陶瓷体的厚度方向堆叠。
7. 根据权利要求1所述的多层陶瓷电子元件，其中，所述第一内部电极和第二内部电 极沿所述陶瓷体的宽度方向堆叠。
8. -种用于多层陶瓷电子元件的安装板，该安装板包括： 印刷电路板，该印刷电路板上设置有第一电极垫和第二电极垫；和 多层陶瓷电子元件，该多层陶瓷电极元件安装在所述印刷电路板上， 其中所述多层陶瓷电子元件包括：陶瓷体，该陶瓷体具有六面体形状，该陶瓷体包括电 介质层，当所述陶瓷体的长度定义为L、所述陶瓷体的宽度定义为W以及所述陶瓷体的厚度 定义为T时，满足T/W〉1. 0 ;和第一内部电极和第二内部电极，所述第一内部电极和第二内 部电极在所述陶瓷体中彼此面对地堆叠，所述第一内部电极和第二内部电极之间插入有对 应的所述电介质层。
9. 根据权利要求8所述的安装板，其中，沿所述陶瓷体的长度、宽度和厚度方向的至 少一个拐角具有圆形的形状，并且当所述拐角的曲率半径定义为"a"时，满足0. 01彡a/ T 彡 0· 07。
10. 根据权利要求8所述的安装板，其中，当所述电介质层的平均厚度为td时，满足 0· 1 μ m < td < 0· 6 μ m。
11. 根据权利要求8所述的安装板，其中，所述第一内部电极和第二内部电极分别具有 0. 6μπι或更薄的厚度。
12. 根据权利要求8所述的安装板，其中，所述电介质层以500层或更多的数量堆叠。
13. 根据权利要求8所述的安装板，其中，所述第一内部电极和第二内部电极沿所述陶 瓷体的厚度方向堆叠。
14. 根据权利要求8所述的安装板，其中，所述第一内部电极和第二内部电极沿所述陶 瓷体的宽度方向堆叠。
【文档编号】H01G4/30GK104112591SQ201310526129
【公开日】2014年10月22日 申请日期:2013年10月30日 优先权日:2013年4月16日
【发明者】金美英, 小野雅章, 崔才烈, 金渭宪, 金相赫 申请人:三星电机株式会社