晶体管及半导体装置制造方法
【专利摘要】本实用新型涉及晶体管结构。一个技术问题是解决与现有技术中存在的至少一个问题。在一个实施方案中，半导体装置形成为包括延伸至半导体材料的栅极结构，半导体材料下伏于半导体材料的第一区域。栅极结构包括导体和栅极绝缘体，栅极绝缘体具有定位于栅极导体与下伏栅极导体的半导体材料的第一部分之间的第一部分。半导体材料的第一部分被构造来形成下伏于栅极导体的晶体管的沟道区域。栅极结构还可包括屏蔽导体，其上覆于栅极导体且具有位于屏蔽导体与栅极导体之间的屏蔽绝缘体。屏蔽绝缘体还可具有定位于屏蔽导体与栅极绝缘体的第二部分之间的第二部分和上覆于屏蔽导体的第三部分。根据本实用新型，可以促进形成晶体管的更高切换频率。
【专利说明】晶体管及半导体装置
【技术领域】
[0001]本实用新型大致涉及电子装置，且更具体地涉及半导体、其结构和形成半导体装置的方法。
【背景技术】
[0002]过去，半导体行业利用各种不同的装置结构和方法来形成金属氧化物半导体(MOS)晶体管。用于垂直功率MOS晶体管的一个特定结构利用形成在晶体管的有源区域的沟槽。沟槽的一部分用作晶体管的栅极区域。这些晶体管中的一些还具有协助降低晶体管的栅极至漏极电容的屏蔽导体。
[0003]先前晶体管的一个问题是切换速度。通常，屏蔽导体具有高电阻且还具有降低晶体管的切换速度的高电容。另外，制造屏蔽导体更加困难，这会增加晶体管的成本。
[0004]因此，需要具有一种MOS晶体管，其具有较高切换频率、易于制造并且具有较低成本。
实用新型内容
[0005]本实用新型的一个技术问题是解决与现有技术中存在的一个或更多个问题相关的问题。
[0006]本实用新型的一个方面涉及一种晶体管，其包括:第一导电类型的半导体衬底，半导体衬底具有第一表面和第二表面；具有第二导电类型的第一半导体区域，其在半导体衬底的第一表面上；第二半导体区域，其形成在第一半导体区域内，其中第一半导体区域的一部分下伏于(underlie)第二半导体区域，第二半导体区域具有第一导电类型；栅极结构，其形成在从第二半导体区域延伸至第一半导体区域的开口中；栅极结构的栅极导体，其形成在开口内且上覆于第一半导体区域的第一部分；源极区域，其邻近栅极导体且与栅极导体横向隔开；栅极绝缘体，其在栅极导体与第一半导体区域的第一部分之间且在源极区域与栅极导体之间，其中晶体管的沟道区域位于第一半导体区域的第一部分中，使得电流在源极区域之间且在栅极结构下横向流动；屏蔽导体，其上覆于栅极导体；和屏蔽绝缘体，其在栅极导体与屏蔽导体之间。
[0007]根据本实用新型的一个方面的晶体管，其中栅极结构无下伏于栅极导体的屏蔽导体。
[0008]根据本实用新型的一个方面的晶体管，其还包括源极接触导体，源极接触导体延伸通过第二半导体区域且通过源极区域且延伸至第一半导体区域中，以形成至源极区域和第一半导体区域的欧姆电连接。
[0009]根据本实用新型的一个方面的晶体管，其还包括绝缘体，绝缘体定位于延伸通过第二半导体区域的源极接触导体的部分之间。
[0010]本实用新型的另一个方面涉及一种半导体装置，其包括:第一导电类型的半导体材料，其具有第一表面和第二表面；半导体材料的第一区域，其具有第二导电类型；栅极结构，其延伸至下伏于第一区域的半导体材料中；栅极结构的栅极导体；栅极结构的栅极绝缘体，其具有定位于栅极导体与下伏于栅极导体的半导体材料的第一部分之间的栅极绝缘体的第一部分，其中半导体材料的第一部分被构造来形成半导体装置的沟道区域；栅极结构的屏蔽导体，其上覆于栅极导体；
[0011]屏蔽绝缘体，其具有定位于屏蔽导体与栅极导体之间的第一部分，屏蔽绝缘体具有定位于屏蔽导体与栅极绝缘体的第二部分之间的第二部分；和屏蔽绝缘体的第三部分，其上覆于屏蔽导体。
[0012]根据本实用新型的一个方面的半导体装置，其中栅极结构包括从第一区域的表面延伸至半导体材料中的开口，其中栅极绝缘体定位于开口的底部上且栅极导体位于开口内和栅极绝缘体上。
[0013]根据本实用新型的一个方面的半导体装置，其中栅极绝缘体的第二部分沿着开口的侧壁定位并且邻接屏蔽绝缘体。
[0014]本实用新型的又一个方面涉及一种半导体装置，其包括:多层半导体材料，其具有第一导电类型的第一层，具有上覆于第一层的第二导电类型的第一区域，具有从第一区域的表面延伸至第一层中的多个开口，其中多个开口具有侧壁；栅极绝缘体，其形成在多个开口的第一开口的侧壁上；和栅极导体材料，其在第一开口内；其中栅极导体材料的第一部分被从第一开口移除，在第一开口内留下栅极导体材料的第二部分作为栅极导体，其中第一层中下伏于栅极导体的部分形成半导体装置的沟道区域；屏蔽绝缘体，其形成在第一开口内且上覆于栅极导体；屏蔽导体，其上覆于栅极导体；和源极导体，其在屏蔽导体的一部分上以形成屏蔽导体与第一层之间的电连接。
[0015]根据本实用新型的一个方面的半导体装置，其还包括源极导体，源极导体被形成以延伸通过第一区域且延伸至包括源极导体的第一层中，第一层在形成屏蔽导体之后且在源极导体与屏蔽导体之间形成电连接之前形成。
[0016]根据本实用新型的一个方面的半导体装置，其中所述屏蔽绝缘体被形成为在所述屏蔽绝缘体内具有第二开口，其中所述第二开口的至少一部分大致平行于所述第一开口的所述侧壁延伸，且所述屏蔽导体形成在所述第二开口的至少一部分内。
[0017]根据本实用新型的方面，可以导致屏蔽导体的低电阻。低电阻促进形成晶体管的更高切换频率。
【专利附图】
【附图说明】
[0018]图1图示根据本实用新型的半导体装置的实施方案的一部分的实例的放大横截面图；
[0019]图2至图6图示根据本实用新型的形成图1的半导体装置的方法的实施方案的实例的部分中的不同阶段；
[0020]图7图示根据本实用新型的另一半导体装置的放大横截面图，其是图1至图6中所描述的半导体装置的替代实施方案；
[0021]图8至图14图示根据本实用新型的形成图7的半导体装置的方法的实施方案的实例的部分的各个阶段；
[0022]图15图示根据本实用新型的另一半导体装置的放大横截面图，其是图1至图14中所描述的半导体装置的替代实施方案；
[0023]图16至图22图示根据本实用新型的形成图15的半导体装置的方法的实施方案的实例的部分的各个阶段；和
[0024]图23图示跨根据本实用新型的另一横截面取得图2的晶体管的放大横截面图。
[0025]为图示的简单和清楚起见，图中的元件不一定按比例绘制，且不同图中的相同参考数字指示相同元件，除非另有规定。此外，为描述的简单起见，省略众所周知的步骤和元件的描述和细节。如本文中所使用，载流电极指的是携载电流穿过装置的装置的元件，诸如MOS晶体管的源极或漏极或双极晶体管的发射极或集电极或二极管的阴极或阳极，且控制电极指的是控制穿过装置的电流的装置的元件，诸如MOS晶体管的栅极或双极晶体管的基极。虽然装置在本文中被解释为某些N沟道装置或P沟道装置或某些N型掺杂区域或P型掺杂区域，但是本领域的普通技术人员将了解补充装置根据本实用新型也是可行的。本领域的普通技术人员了解导电类型指的是通过其发生传导的机制，诸如通过电洞或电子的传导，因此导电类型不是指掺杂浓度而是掺杂类型(诸如P型或N型)。本领域的普通技术人员将了解如本文中所使用的涉及电路操作的词期间、同时和之时并非意指动作在起始动作时立即发生的精确术语而是可能存在由初始动作起始的反应之间一些小的但合理的延迟，诸如不同的传播延迟。此外，术语同时意指特定动作至少在起始动作的持续时间的一些部分内发生。词大约或实质上的使用意指元件的值具有预计接近规定值或位置的参数。然而，如本领域中众所周知，总是存在微小变化，其使值或位置并非完全如所规定。本领域中已知高达至少百分之十(10% )(且对于半导体掺杂浓度而言高达百分之二十(20% ))的变动是偏离精确如所述的理想目主题合理变动。如用在元件名称的一部分中，权利要求书或/和【具体实施方式】中的术语第一、第二、第三和类似术语是用于区分类似元件且不一定用于以排序或以任意其它方式在时间或空间上描述序列。应了解如此使用的术语在适当环境下可互换且本文中所述的实施方案能够以除本文所述或所示以外的其它次序操作。为附图的清楚起见，装置结构的掺杂区域被图示为具有大致直线边缘和精确的角度边角。然而，本领域技术人员了解归因于掺杂剂的扩散和活化，掺杂区域的边缘通常可能并非直线且边角可能并非精确角度。
[0026]此外，描述图示单元设计(其中本体区域是多个单元区域)而非单体设计(其中本体区域由形成为细长样式，通常蛇形样式的单个区域组成)。然而，本描述旨在适用于单兀实施方式和单基极实施方式。
【具体实施方式】
[0027]如下文将进一步所见，半导体装置形成为包括具有第一表面和第二表面的第一导电类型半导体材料，和包括第二掺杂类型的半导体材料的第一区域。装置的栅极结构形成在位于第一区域的开口中，其中所述开口延伸至下伏于(underlie)第一区域的半导体材料的一部分中。栅极结构的栅极导体位于开口内。栅极结构的栅极绝缘体具有定位于栅极导体与半导体材料的第一部分之间的栅极绝缘体的第一部分。栅极结构的屏蔽导体在开口内且上覆于栅极导体。屏蔽绝缘体具有定位于屏蔽导体与栅极导体之间的第一部分，其中绝缘体具有定位于屏蔽导体与栅极绝缘体的的第二部分之间的第二部分。
[0028]图1图示具有改进切换频率(即，易于制造且具有较低成本)的MOS晶体管50的实施方案的一部分的实例的放大横截面图。通常，晶体管50包括有源区域51和端接区域52，其以一般方式通过箭头图示。多个晶体管单元形成在有源区域中并且互连在一起以充当一个晶体管。晶体管单元的实例被图示为晶体管单元55-57。单元55-57通常形成长条形，其将垂直于图1的页面平面延伸。在其它实施方案中，单元55-57可具有其它形状，诸如圆形或其它几何形状。如本领域所熟知，单元55-57中的每一个充当小型晶体管且互连在一起以形成一个大型晶体管。如下文将进一步所见，在一个实施方案中，晶体管50形成为垂直晶体管，其在晶体管50的沟道区域中具有横向电流且可在晶体管50的其它部分中具有垂直电流。这个构造协助为晶体管50提供高操作频率但是仍具有低Rdson的垂直晶体管。此外，晶体管50具有用于晶体管的屏蔽导体的低电阻，这也会改进晶体管50的操作频率。
[0029]虽然描述可能重点关注单元56-57和附近材料，但是这样做是为了描述的清楚起见且本领域技术人员将了解描述还适用于晶体管50的其它单元，诸如单元55和可能定位至单元55左侧的邻近单元(未示出)。如下文将进一步所见，单元55-57中的每一个包括漏极区域，诸如以一般方式通过箭头图示的漏极区域61和62 ;和栅极结构，诸如以一般方式通过箭头图示的单元57的栅极结构63。每个栅极结构(诸如栅极结构63)例如包括屏蔽导体或屏蔽体(诸如屏蔽体88-90)，其上覆于栅极导体或栅极(诸如各自栅极80-82)，其中屏蔽绝缘体85使每个屏蔽体与相应的栅极绝缘。晶体管50无下伏于栅极80-82的任何一个或位于栅极80-82的任何一个与下伏沟道区域之间的屏蔽导体。这些特征中的每一个单独且/或共同地促进形成低电阻用于屏蔽导体，这会导致用于晶体管50的更高操作频率。单元55-57中的每一个还包括源极区域或源极,诸如源极103和105。下伏于区域103和/或105的半导体材料的一部分被构造来形成晶体管50的沟道区域，诸如沟道区域59和60，其以一般方式通过箭头图示。每个单元的沟道区域下伏于对应的栅极，诸如下伏于栅极82的沟道区域59，使得电流在每个单元的源极区域与漏极区域之间横向通过沟道区域，如以一般方式通过箭头64图示。本领域技术人员应明白电流方向(因此其箭头)取决于其是否是P沟道晶体管或N沟道晶体管。因此，在其它实施方案中箭头可相反。
[0030]晶体管50还可包括形成于区域52中的栅极接触结构58。在不同实施方案中，结构58还可形成于其它区域中，诸如靠近具有区域51的边界中。在大多数实施方案中，本领域技术人员应明白栅极接触结构58未延伸出图1的页面平面，而是结构58的图示视图在通常位于栅极结构63的沟槽的末端上的一点上。在其它实施方案中，可能具有多个版本的结构58。个别栅极80-83的材料通常在一些点上电连接至结构58的材料78，且栅极80-83随后诸如通过金属连接或通过诸如经掺杂多晶硅的其它导体连接至彼此。
[0031]图2至图6图示形成晶体管50的方法的实施方案的实例的部分中的不同阶段。这些描述参考图1至图6。虽然本文方法可能重点关注开口 72-73和附近材料，但是这样做是为了描述的清楚起见且本领域技术人员将了解描述还适用于晶体管50的其它单元，诸如单元55和可能定位至单元55左侧的未示出邻近单元。
[0032]参考图2，晶体管50包括半导体衬底65，其通常具有高掺杂浓度以便形成用于垂直晶体管的电流的低电阻路径。在衬底65上形成半导体材料层68。在衬底65上形成半导体材料层68的一个实例包括在衬底65的一个表面或第一表面上形成外延层66并且在层66上形成外延层67。在其它实施方案中，可省略层66或67中的一个。在一个实施方案中，衬底65可以是高度掺杂N型材料。在另一实施方案中，层66可以是形成晶体管50的本体区域的重掺杂P型材料，并且层67可以是在其中形成晶体管50的沟道区域的P型材料。在另一实施方案中，衬底65可以重掺杂P型材料且层66可省略。
[0033]开口 71-75形成为从层67的表面延伸一段距离76至层67中。通常选择距离76使得开口 71-74延伸通过半导体区域69。开口 71-75可通过多种方法形成，包括在层67上施加遮罩(未示出)和将开口蚀刻至层67的材料中。栅极绝缘体77沿着开口的底部和侧壁的至少一部分形成。在另一个实施方案中，绝缘体77沿着开口的所有侧壁形成并且还形成在层67的表面上。绝缘体77可通过多种方法形成。例如，遮罩可在形成开口 71-75之后移除且暴露的硅表面可被氧化或绝缘体77可通过沉积技术形成。在其它实施方案中，绝缘体77的一部分可通过氧化形成且另一个部分可通过沉积形成。
[0034]导体材料78形成在开口 71-75内。这种导体材料的一部分将最终在开口 71-74内形成栅极80-83。通常，开口 71-75填充有经掺杂多晶硅材料。在其它实施方案中，可使用不同导体材料，诸如硅化物或金属导体。
[0035]在一个实施方案中，将材料78的一部分从开口 75移除，使得材料78的顶部稍微内凹至层67的表面下方。在其它实施方案中，如虚线所示，可将材料78的一部分从所有开口 71-75移除，使得材料78的顶部在所有开口 71-75中内凹。在一个实施方案中，可通过施加遮罩并且蚀刻材料78的暴露部分而移除材料78的部分。
[0036]之后，半导体区域69可形成在晶体管50的有源区域51中的开口之间，诸如开口71-74之间。区域69的部分将最终形成单元的漏极区域，因此，晶体管50的漏极区域。区域69可通过多种方法形成。在优选实施方案中，层67的一部分被掺杂以形成层67的一部分内的区域69。在优选实施方案中，晶体管10是N沟道晶体管，因此，区域69是N型区域。
[0037]在替代实施方案中，区域69可在形成开口 71-75之前形成。例如，外延层可生长在具有期望导电类型的区域69的层67的表面上且开口 71-74外部的外延层的部分可被相反掺杂以提供层67的其余部分所期望的导电性和掺杂。
[0038]图3图示形成晶体管50的方法的实施方案的实例中的后续阶段。将材料78的第二部分从开口 71-74移除，在开口 71-74底部附近留下材料78的第三部分以形成各自栅极80-83。通常不将材料78从端接区域52中的开口 75移除，但是在其它实施方案中材料78还可能被移除。在一个实施方案中，通过施加遮罩(未示出)以暴露开口 71-74而非开口75以及蚀刻暴露材料78而移除材料78的部分。在一些实施方案中，如果在移除材料78的第二部分的同时可移除绝缘体77的多余部分，那么材料78上方可包括保护层。保护层可以是一层氮化硅或一些其它类型的保护材料。
[0039]随后，屏蔽绝缘体85形成在开口 71-74中且上覆于各自栅极80_83，使得绝缘体85的一部分在栅极80-83与屏蔽导体88-91 (见图1)之间。绝缘体85的厚度通常大于绝缘体77的厚度，使得栅极80-83与屏蔽体88-91之间的绝缘体的厚度比下伏于栅极80-83的绝缘体77的栅极绝缘体部分的厚度厚。在其它实施方案中，绝缘体85可能不比绝缘体77厚。在另一个实施方案中，绝缘体85的厚度可形成为在区域69的表面附近具有一个厚度且厚度随绝缘体朝向栅极80-83中的一个或每一个延伸至区域69中而减小。一个示例性实施方案被图示为栅极结构79，其以一般方式通过箭头图示。绝缘体85的渐缩将协助选择层67的掺杂浓度以实现低Rdson。例如，绝缘体85可渐缩为具有减小到绝缘体85延伸至区域69中或开口 71中的距离的至少一部分的厚度。在其它实施方案中，当开口 71延伸至区域69中时，开口 71的宽度可形成为窄的。虽然结构79被图示为具有按一个角度偏离直线延伸的锥形，但是锥形可具有各种其它形状。例如，锥形可延伸为具有圆形或矩形边角的一系列阶部或可以曲线形状偏离延伸。此外，绝缘体85内的开口可不同，诸如更接近为在开口内具有笔直侧壁。在这样的实施方案中，开口 71的侧壁可具有类似锥形，使得绝缘体85内的开口具有笔直侧壁或绝缘体77的厚度可渐缩或绝缘体77可省略。在另一个实施方案中，结构79的侧壁可形成为倾斜，诸如形成为“V”形或具有平坦底部的“V”形或其它形状，其中侧壁以除九十(90)度以外的角度偏离区域69的表面延伸。开口 71内绝缘体85的形状可选地可用于绝缘体85的任何一个。虽然这个可选的实施方案仅在图3中图示，但是针对所得晶体管50其可维持为任意或所有绝缘体85的形状。
[0040]绝缘体85通常还形成在开口 75中的材料78上。在优选实施方案中，绝缘体85通过沉积正硅酸乙酯玻璃(TEOS)层并使其退火而形成。在其它实施方案中，绝缘体85可以是其它材料。绝缘体85在栅极80-83上形成且沿着开口 71-74的侧壁形成，在绝缘体85中留下开口 86。在其它实施方案中，绝缘体85可通过其它技术形成，诸如在开口中形成绝缘体且随后在绝缘体内蚀刻另一开口。在其它实施方案中，绝缘体85可能并非沿着开口侧壁的整个剩余长度形成。
[0041]图4图示形成晶体管50的方法的实施方案的实例中的后续阶段中的晶体管50。屏蔽导体88-91形成在各自栅极80-83上方的开口 86内。在一个实施方案中，经掺杂多晶硅层形成在绝缘体85上及开口 86内(诸如图3中的虚线87所示)。随后，可蚀刻经掺杂多晶娃层以从晶体管50表面移除多晶娃且将开口 86内的多晶娃材料的一部分移除,从而使导体88-91的顶部内凹一段距离93至绝缘体85的表面下方。通常，导体88-91的顶部至少不比层67的表面高但是在其它实施方案中可为其它高度。随后，另一个绝缘体92可形成在开口 86的其余部分中及导体88-91上以盖住导体88-91的顶部并且使导体88-91的顶部绝缘。绝缘体92通常还形成在开口 75上方。
[0042]图5图示形成晶体管50的方法的实施方案的实例中的另一个后续阶段中的晶体管50，其中晶体管50被制备用于在每个其它单元之间形成源极区域，诸如在单元56与单元57之间，以及单元55与邻近单元(未示出)之间。区域69的表面的一部分暴露在单元56与单元57之间，因此，在开口 72-73之间。主源极区域97形成在邻近开口 72-73(以及邻近开口 77和未示出的邻近开口)的层67的表面上。在优选实施方案中，在开口 72和73之间移除绝缘体92、85和77的一部分以暴露由虚线70图示的区域69的表面。在一个实施方案中，未示出的遮罩可被施加及图案化以暴露位于开口 72与73之间的绝缘体92的部分。遮罩开口可上覆于绝缘体92的一部分并且还可上覆于屏蔽导体88与89之间的绝缘体77和85的一部分，如虚线70的垂直侧所图示。绝缘体92、85和77的暴露部分被移除以形成开口 95。开口 95暴露区域69的表面和绝缘体77和85的邻近部分。在其它实施方案中，可形成开口 95以暴露区域69的表面而不暴露导体88-89。随后，蚀刻绝缘体92、85和77的暴露部分直至移除其暴露部分。随后，移除区域69的表面的暴露部分以暴露下伏于开口 95的层67的表面。绝缘体85和77可形成遮罩的一部分用于此操作。在一个实施方案中，利用蚀刻硅的程序蚀刻区域69的材料而不是蚀刻用于绝缘体77、85和92的材料。在一些实施方案中，区域69的一些部分可留在开口 95内的层67的表面上。
[0043]掺杂区域67的暴露部分(和区域69的任何剩余部分)以在区域67的表面上形成主源极区域97。区域97通常延伸至开口 72和73的邻近壁上的邻接绝缘体77。在优选实施方案中，诸如通过植入操作掺杂区域67的表面，使得区域97具有更高掺杂浓度和与区域69的材料相同的导电类型。虽然区域97图示为并未下伏于栅极81或82，在一些情况中，区域97可扩散成下伏于栅极81-82中的一个或二者的至少一部分。
[0044]图6图示形成晶体管50的方法的实施方案的实例的另一阶段。绝缘体99形成在开口 95内(图5)的开口 95的侧壁周围，使得开口 101形成在绝缘体99内。开口 101暴露源极区域97的表面的一部分(图5)。在优选实施方案中，绝缘体99通过沉积TEOS层形成，例如通过低压化学气相沉积(LPCVD)，使得开口 101形成在形成用于绝缘体99的材料内。在其它实施方案中，其它技术可用于形成绝缘体99，包括形成覆盖层绝缘体，在绝缘体内形成开口 101，和可能在晶体管50的侧面上的移除绝缘体的过量部分。间隔件蚀刻程序可用于移除用于形成绝缘体99的绝缘体材料的水平部分，从而在开口 95内留下绝缘体材料的部分作为绝缘体99。
[0045]通过绝缘体99的开口 101暴露区域97的表面。开口 101通过移除区域97的暴露部分和层67及66至开口 101的下伏部分而延伸。开口 101延伸以延伸至少通过层66和67。在用于垂直晶体管的实施方案中，开口 101可延伸至衬底65以形成至源极的低电阻连接用于晶体管50。延伸开口 101通过区域97形成至源极区域或源极103和105的区域97，使得单元56具有源极103和单元57作为源极105。源极103接近栅极80。或者，源极103可形成为邻近栅极80至少达绝缘体77的距离或与其隔开所述距离。
[0046]随后，源极导体108可形成在开口 101内，使得导体108形成至源极区域103和105、至层66和67，和可选地至衬底65的低电阻欧姆电接触。通常，导体108填充开口 101。优选用于导体108的材料适用于形成至P型半导体材料和N型半导体材料的低电阻欧姆接触，这减少了晶体管50的制造成本。然而，其它方法可用于形成欧姆接触，诸如在接触导体108的半导体区域的一个或全部中使用高掺杂接触区域。在一个实施方案中，钨用于导体108。在优选实施方案中，具有氮化钛和钨填充材料的钛层用于导体108。通常，填充材料被覆盖层沉积以填充开口 101并覆盖绝缘体92的表面。在其它实施方案中，只要导体材料形成至P型半导体材料和N型半导体材料的欧姆接触就可使用其它导体。平坦化步骤可用于从绝缘体92的水平表面大量移除导体108的材料。
[0047]再次参考图1，扩大源极导体以还形成至屏蔽导体89-90的欧姆电连接。此外，漏极导体113和115形成用于晶体管50。漏极接触区域112和114可形成在区域69的材料的各自漏极区域61和62中，以促进形成至形成漏极区域61和62的区域69的材料的低电阻电接触。开口可形成通过绝缘体92、85和77，其上覆于形成漏极区域61和62的区域69的材料的部分。还可同时形成开口以形成导体119且用于扩大源极导体108以包括附加源极导体部分118。部分118的开口应足以暴露屏蔽导体88和90的部分和导体108的部分。例如，遮罩可施加至绝缘体92并且利用上覆于所选位置的开口对遮罩进行图案化。绝缘体92、85和77的下伏部分可从开口移除。
[0048]可掺杂区域69的暴露表面以在各自漏极区域61和62内形成高掺杂漏极接触区域112和114，以便促进形成至区域69的材料的欧姆接触。在可选实施方案中，另一遮罩可或可不用于阻挡来自形成用于部分118和导体119的开口的掺杂物。可选地，还可掺杂结构58内的材料78以形成如虚线所图示的接触区域。
[0049]随后，可施加导体材料以填充形成通过绝缘体92、85和77的开口以扩大源极导体108以包括部分118并形成漏极导体113和115以及端接导体119。部分118形成至屏蔽89和90的材料的欧姆电接触，从而在屏蔽体89与屏蔽体90、源极导体108与源极103和105之间形成低电阻电连接。对于其中导体108接触衬底65的实施方案，低电阻连接还包括衬底65。低电阻电连接减少晶体管50的屏蔽电极电阻并且减少屏蔽电容，这会改进晶体管50的切换频率。
[0050]在优选实施方案中，漏极电极120可形成以促进将晶体管50的漏极区域电连接至外部连接，诸如封装端子或用于连接至其它装置。又在优选实施方案中，源极导体53可施加至衬底65的第二表面以形成晶体管50作为垂直晶体管。对于这种构造，导体53形成低电阻电流路径。甚至在这一构造中，沟道区域中的电流是横向下伏于诸如如箭头64所图示的栅极80-82的栅极导体。对于这一构造，导体108和部分118的源极导体仍提供至屏蔽导体89-90的低电阻连接。对于其它实施方案，诸如对于横向晶体构造，导体53可省略且源极电极122可形成以促进将晶体管50的源极区域电连接至外部连接，诸如封装端子或用于连接至其它装置。
[0051]在另一实施方案中，晶体管50可通过省略绝缘体85中示出在栅极80-83与屏蔽体88-91之间的部分使得屏蔽体88-91分别电连接至栅极80-83而形成为具有甚至更低的Rdson。这种构造可减少Rdson但是还可能降低晶体管50的切换频率。
[0052]图7图示为图1至图6的描述中所说明的晶体管50的替代实施方案的晶体管150的放大横截面图。晶体管150包括类似于晶体管50的区域51和52的有源区域151和端接区域152，其以一般方式通过箭头图示。多个晶体管单元155-157类似于单元55-57，除了单元155-157具有与源极导体108稍微不同的源极导体208且具有以一般形式通过箭头图示的栅极结构163，所述栅极结构163具有以与栅极结构63不同的方式形成的绝缘体构造。晶体管150具有以一般形式通过箭头图示且类似于晶体管50的区域61和62的漏极区域161和162。
[0053]栅极结构163包括类似于屏蔽体88-91的屏蔽导体或屏蔽体，诸如屏蔽体188-191，其上覆于栅极导体或栅极，诸如类似于各自栅极80-83的栅极181-184。单元155-157中的每个还包括例如类似于各自区域103和105的源极区域，诸如源极区域203和205。每个单元的沟道区域下伏于对应栅极，诸如下伏于栅极183的沟道区域159，使得电流横向流过沟道区域。虽然本描述可能关注单元156-157和附近材料，但是这样做是为了描述的清楚起见且本领域技术人员将了解描述还适用于晶体管150的其它单元，诸如单元155和可能定位至单元155左侧的未示出邻近单元。
[0054]图8至图14图示形成晶体管150的方法的实施方案的实例的部分中的各个阶段。这些描述参考图7至图14。
[0055]现在参考图8，在半导体材料层68内形成任何开口之前形成区域69。在这个操作期间，第一绝缘层170通常形成于区域69和层67的表面上。随后，保护层176形成在层170上。层176的材料是不经蚀刻层170的操作蚀刻的材料。另一绝缘体层179形成在层176上。层179的材料通常是未经蚀刻层176的操作蚀刻的材料。在优选实施方案中，层176是氮化硅且层170和179是二氧化硅(称为氧化物)。例如，层170可以是在区域69形成期间形成的氧化物层。层179可以是形成在层176上的TEOS层。在其它实施方案中，层170、176和179的材料可以是其它绝缘材料。层170、176和179将用作硬遮罩或遮罩169以形成晶体管150的其它元件。
[0056]之后，开口 171-175形成通过遮罩169的层。遮罩169用于延伸开口 171-175的深度至区域69的材料中。通常，延伸开口 171-175的深度的程序造成开口 171-175的宽度166比形成通过遮罩169的开口的宽度更宽，使得开口 170-175从层170的部分下面底切半导体材料。
[0057]第一绝缘体177沿着开口 171-175的侧壁和底部形成。随后，第二绝缘体178可形成于绝缘体177上。在优选实施方案中，绝缘体177通过氧化开口 171-175内的半导体材料的暴露部分而形成，使得绝缘体177填充下伏层170的空间。绝缘体178可通过在开口 171-175内沉积绝缘体材料而形成。例如，绝缘体178可由TEOS形成。在另一实施方案中，绝缘体178可通过沉积不同绝缘材料且在材料内形成开口以在绝缘体178内保留开口。如下文将进一步所见，绝缘体177-178形成栅极绝缘体以用于晶体管单元155-157。
[0058]导体材料180形成在开口 171-175的剩余部分内。导体材料180类似于材料78。材料180的部分可形成于遮罩169的表面上且可诸如通过CMP或蚀刻程序或其它等效程序来移除。导体材料180的部分可移除以使材料180的顶部类似于图2中的材料78内凹在开口 171-175内。这个程序主要用于开口 175，因此，在其它实施方案中，开口 171-174可不受此操作影响。
[0059]图9图示形成晶体管150的方法的实施方案的实例的后续阶段。开口 171-174内的材料180的部分被移除以在各自开口 171-174内和层67的上覆部分内形成栅极导体181-184。通常，施加遮罩(未示出)以保护开口 175同时开口 171-174内的材料180通过遮罩169中的开口被移除，以减少导体181-184所得的材料180的高度。
[0060]屏蔽绝缘体185形成在开口 171-175内。绝缘体185类似于图3的描述所说明的绝缘体85形成。绝缘体185通常还形成在开口 175内的材料180上。屏蔽导体188-191形成在绝缘体185的开口内。导体188-191类似于图3至图4的描述中所说明的导体88-91形成。
[0061]随后，屏蔽罩192形成在开口 171-174内以使导体188-191的顶部绝缘。罩192可通过类似于图4的描述所说明的绝缘体92将绝缘体层193 (由虚线图示)施加至遮罩169上而形成。
[0062]图10图示另一后续阶段的晶体管150。不在开口 171-174内的绝缘体层193的部分以及也不在开口 171-174内的绝缘体185和179的部分被移除。在移除绝缘层以留下罩192的过程期间，绝缘体185和179的水平部分被移除以暴露层176。
[0063]图11图示形成晶体管150的方法的实施方案的实例的另一后续阶段。另一绝缘体层194形成于层176上以协助形成另一硬遮罩或遮罩201。层194的材料类似于用于绝缘体185的材料。开口 195形成于层194的部分上，层194上覆于形成单元155-157的源极的区域。开口 195上覆于开口 172与开口 173之间上覆于要形成源极203和205的区域。开口 195还上覆于屏蔽体189和190 二者中的至少一部分。通常，用开口(其中将形成开口 195)图案化光罩(未不出)，移除层194的暴露部分,且随后移除光罩。之后,遮罩201用于移除层176的暴露部分，且移除层170的暴露部分以暴露在开口 172与开口 173之间的区域69的表面。还移除区域69的下伏部分以暴露层67的表面以促进形成晶体管150的源极区域。
[0064]图12图示形成晶体管150的方法的实施方案的实例的另一后续阶段。掺杂半导体材料196形成在开口 195内。如在图12中所图示，材料196无需填充开口 195而在一些实施方案中可填充开口 195。之后，来自材料196的掺杂物被扩散至层67中以形成主源极区域197。区域197形成为邻近栅极导体182-183但是通过由绝缘体177-178形成的栅极绝缘体而与其分开。本领域技术人员应理解，在另一实施方案中，可掺杂层67的暴露部分(图11中图示)以形成主源极区域197而不是由掺杂导体材料196形成区域197。或者，材料196可形成在开口 195的部分内形成以形成区域197，且之后，另一半导体材料可用于填充开口 195的剩余部分。
[0065]图13图示形成晶体管150的方法的实施方案的实例的另一阶段。开口 199由材料196形成且延伸通过区域197和层67和66以暴露衬底65的表面。在多数实施方案中，开口 199可延伸一段距离至衬底65中。开口 199将区域197分成两个单独源极区域203和205以用于各自单元156和157。然后，源极导体208形成在开口 199内以形成至源极区域203和205以及层66-67的欧姆电连接，以及至衬底65的欧姆电连接，以用于其中开口 199延伸至衬底65的实施方案。
[0066]图14图示形成晶体管150的方法的实施方案的实例的另一后续阶段。另一开口200可形成以暴露导体189-190的顶部并移除在导体208与邻近导体189-190之间横向的绝缘体177、178和185的部分。
[0067]再次参考图7，扩大源极导体208以包括使导体208膨胀以电连接至导体189-190的源极导体部分218。另外，开口可形成为上覆于漏极区域161和162的部分以促进将漏极导体213和215形成为单元155-157的漏极区域。这些开口可替代地与开口 200同时形成或可在形成部分218之后形成。导体213和215类似于导体113和115 (图1)且可与其类似地形成。附加开口可形成为上覆于端接区域152中的材料180以形成至其的电连接。在一些实施方案中，漏极接触区域211可形成在漏极区域161-162内以促进形成至材料且在区域69内的电连接。源极导体(包括导体208和部分218)在源极203和源极205与各自屏蔽导体189和190之间形成低电阻欧姆电连接。
[0068]图15图示晶体管250的实施方案的实例的部分的放大横截面图，其是图1至图14的描述所说明的晶体管50和150的替代实施方案。晶体管250包括类似于晶体管150的区域151和152的有源区域251和端接区域252，其以一般方式通过箭头图示。多个晶体管单元255-257类似于单元155-157，除了单元255-257具有不同形成的栅极结构263。单元255-257还具有与源极导体108和208稍有不同的源极导体308。晶体管250具有以一般形式通过箭头图示且类似于晶体管150的区域161和162的漏极区域261和262。
[0069]栅极结构263包括类似于屏蔽体188-191的屏蔽导体或屏蔽体，诸如屏蔽体288至291，其上覆于栅极导体或栅极，诸如类似于各自栅极181-184的栅极281至284。单元255-257中的每个还包括例如类似于晶体管150的各自区域203和205的源极区域，诸如源极区域303和305。虽然区域303和305图示为并未下伏于栅极281或282，但是在一些情况中，区域303和/或305可扩散成下伏于栅极281至282中的一个或二者的至少一部分。每个单元的沟道区域下伏于对应栅极，诸如沟道区域259下伏于栅极283，使得电流横向流过沟道区域。虽然本描述可关注单元256-257和附近材料，但是这样做是为了描述的清楚起见且本领域技术人员将了解描述还适用于晶体管250的其它单元，诸如单元255和可能定位至单元255左侧的邻近单元(未示出)。
[0070]图16至图22图示形成晶体管250的方法的实施方案的实例的部分中的各个阶段。这些描述参考图15至图22。
[0071]现在参考图16，在半导体材料层68内形成任何开口之前形成区域69。在这个操作期间，第一绝缘层270通常形成于区域69和层67的表面上。随后，保护层276形成在层270上。另一绝缘体层286形成在层276上。用于形成层270、276和279的材料和方法类似于图8的各自层170、176和179。层286优选由二氧化硅形成但是在其它实施方案中可以是其它材料，诸如其它等效材料的氮化硅。层286的厚度通常比层270和/或276的厚度更大。层270、276和286将用作硬遮罩或遮罩269以用于形成晶体管250的其它元件。开口形成为通过上覆于开口 271-275的层286，然而，层286中的开口通常具有比通过遮罩269的开口 271-275更大的宽度。
[0072]之后，开口 271-275以形成图8的描述中的各自开口 171-175类似的方式形成通过遮罩269的层。本领域技术人员应了解，形成开口 271-275的程序可导致形成开口271-275以在层286的材料中具有更大宽度。例如，各向同性蚀刻可用于层286上，其可造成层286中的所得开口具有比通过遮罩269的开口 271-275更大的宽度。第一绝缘体277和可选第二绝缘体278可以类似于图8的描述中的绝缘体177和178的方式形成于开口 271-275中。如将在下文更进一步看到，绝缘体277-278形成单元255-257的栅极绝缘体。如果期望增加晶体管250的栅极绝缘体的厚度，那么可使用绝缘体278。本领域技术人员应了解，层278的材料可沿着层286的顶部延伸且沿着开口 271-275的侧壁延伸。开口271-273具有类似于宽度166 (图8)的宽度266。
[0073]图17图示形成晶体管250的方法的实施方案的实例中的后续阶段。导体材料280形成于包括形成于层286的开口中的开口 271-275的剩余部分内。导体材料280和形成方法类似于图8的描述中所描述的材料180。然而，在该方法中的这个步骤材料280并未从开口 271-275内移除。层286内的开口中的材料280的部分在材料280的顶部形成罩287。在其它实施方案中，材料280的部分可形成于层286的表面上且可诸如通过CMP或蚀刻程序或其它等效程序而被移除。
[0074]图18图示形成晶体管250的方法的实施方案的实例的后续阶段。材料286的材料和层278的下伏部分被移除，这会暴露导体材料280的罩287。层278中下伏于罩287的部分通常保留。在一些实施方案中，移除步骤可减少罩287的厚度。随后，另一绝缘体层或绝缘体298形成于罩287上以在后续操作中保护材料280。形成绝缘体298的步骤还可在层276的表面上形成层298的部分。在一些实施方案中，层276可与绝缘体298的材料隔开。
[0075]图19图示形成晶体管250的方法的实施方案的实例的另一后续阶段。可选地，另一绝缘体层279可形成于层276的表面上以保护层278的顶部免遭后续操作。开口 295形成于绝缘体298的部分和上覆于将形成单元255-257的源极的区域的下伏层中。开口 295暴露在开口 272与开口 273之间的区域69的表面。开口 295上覆于开口 272与开口 273之间上覆于要形成源极303和305的区域。通常，用开口(其中将形成开口 295)图案化光罩(未示出)，且移除层279的暴露部分。由于层279和276通常是不同材料，所以通常使用单独步骤来移除层276的下伏部分。另一步骤可用来移除层270的下伏部分且暴露区域69的下伏表面。开口 295促进形成晶体管250的自校准源极区域和源极导体。
[0076]移除区域69的暴露部分以延伸开口 295通过区域69并且暴露层67的表面。在一些实施方案中，开口 295可延伸至层67中且在其它实施方案中，区域69的部分可留在开口 295中。随后移除光罩。
[0077]图20图示形成晶体管250的方法的实施方案的实例的另一后续阶段。掺杂半导体材料296形成在开口 295内。在优选实施方案中，材料296是掺杂的多晶硅但可以是其它类型的可用于将掺杂物扩散至其它区域中的半导体材料。材料296形成于开口 295的底部上且在一些实施方案中，形成在开口 295的侧壁上。在其它实施方案中，材料296的部分还可形成于绝缘体298上。材料296通常形成为侧壁上的层和开口 295的底部上的层且通常不填充开口 295。在一些实施方案中，材料296可如图12的材料196所图示般填充开口295。本领域技术人员应了解，材料296的一些部分还可如所图示形成于层279和层298的表面上。在其它实施方案中，这些部分可诸如通过遮罩或其它方式与材料296隔开。之后，来自材料296的掺杂物被扩散至层67中以形成层67的表面上的主源极区域297。区域297类似于图12的描述所描述的区域197。虽然区域297并未图示为下伏于栅极结构263中的任一个，但是在一些情况中区域297可扩散以下伏于邻近结构263中的一个或二者的至少一部分。
[0078]图21图示形成晶体管250的方法的实施方案的实例中的另一后续阶段。开口 299形成为延伸通过区域297和层67和66以暴露衬底65的表面。在多数实施方案中，开口 299可延伸一段距离至衬底65中。开口 299通常比开口 295的宽度更窄，诸如达材料296的厚度。开口 299将区域297分成两个单独源极区域303和305以用于各自单元256和257。
[0079]随后，材料296、绝缘体298和层279中上覆于层276的所有部分被移除。罩287还被移除，如虚线所示。通常，材料296、绝缘体298和层279被移除且单独操作用于移除罩287。例如，在层276的材料上停止的蚀刻操作可用于移除操作296、绝缘体298和层279。然后，罩287可通过CMP或蚀刻或其它类似技术来移除。
[0080]开口 299将区域297分成两个单独源极区域203和205以用于各自单元256和257。然后，源极导体308形成在开口 299内以形成至区域303和305以及层66-67的欧姆电连接，以及至衬底65的欧姆电连接，用于其中开口 299延伸至衬底65的实施方案。导体308类似于导体208 (图14)。
[0081]图22图示形成晶体管250的方法的实施方案的实例的另一后续阶段。形成栅极结构263的剩余部分。开口 271-274内的材料280的部分被移除以在各自开口 271-274和层67的上覆部分内形成栅极导体281-284。用于材料180的移除操作可类似于图9的描述中所说明的移除操作。屏蔽绝缘体285以类似于绝缘体185 (图9)的方式形成于开口271-275内。绝缘体285通常还形成于导体308上、层276上和开口 275内的材料280上。屏蔽导体288-291形成于绝缘体285的开口内。导体288-291类似于图9的描述中所说明的导体188-191般形成。然而，在形成导体288-291之后，导体288-291的材料无一被移除。
[0082]再次参考图15，可形成开口以暴露栅极结构263内邻近诸如区域303和305的源极区域的导体289-290的顶部。开口移除绝缘体277、278以及285中在导体308与邻近导体289-290之间横向的部分。开口还可移除导体308中邻近栅极结构263的移除部分的部分。还可形成附加开口以暴露晶体管250的漏极区域内的区域69的表面的部分。在其它实施方案中，两个不同操作可用于形成漏极开口和屏蔽导体开口。
[0083]导体材料形成于屏蔽开口中以扩大源极导体308以包括使导体308膨胀以电连接至导体289-290的源极导体部分318。导体材料还可形成于漏极开口中以促进将漏极导体313和315形成为单元255-257的漏极区域。这些开口可替代地在与形成屏蔽导体开口不同的时间形成。导体313和315类似于导体213和215(图7)且可与其类似地形成。附加开口可形成为上覆于端接区域252中的材料280以形成与其的电连接。在一些实施方案中，漏极接触区域还可形成在漏极区域261-262内以促进形成至区域69内的材料的电连接。源极导体(包括导体308和部分318)在源极303和源极305与各自屏蔽导体289和290之间形成低电阻欧姆电连接。
[0084]图23图示跨延伸出图1的页面的晶体管的长度取得的晶体管50的放大横截面图。如上文在图1的描述中说明，个别栅极80-83的材料通常在一些点上电连接至结构58的材料78。图23图示将栅极80-83电连接至结构58的材料78的结构的实施方案的一个实例。在该示例性实施方案中，如材料78与栅极83的相交处上的电连接所示，结构58的材料78延伸至与栅极80-83的材料相交。本领域技术人员将了解，栅极80-82的材料将平行于栅极83延伸并且还在其间形成电连接，但是无法从这个横截面中看见。
[0085]综上所述，本领域技术人员应了解在一个实施方案中，一种晶体管可包括:第一导电类型的半导体衬底，所述半导体衬底具有第一表面和第二表面；
[0086]具有第二导电类型的第一半导体区域(例如，诸如区域67)，其在半导体衬底的第一表面上；
[0087]第二半导体区域(例如区域69)，其形成在第一半导体区域内，其中第一半导体区域的一部分下伏于第二半导体区域，第二半导体区域具有第一导电类型；
[0088]栅极结构(诸如栅极结构63)，其形成在从第二半导体区域延伸至第一半导体区域的开口(诸如开口 73)中；
[0089]栅极结构的栅极导体(例如栅极82)，其形成在开口内且上覆于第一半导体区域的第一部分(例如，栅极82下面的区域)；
[0090]源极区域(诸如区域205)，其邻近栅极导体且诸如通过绝缘体77而与栅极导体横向隔开；
[0091]栅极绝缘体(例如绝缘体77)，其在栅极导体与第一半导体区域的第一部分之间且在源极区域与栅极导体之间，其中晶体管的沟道区域位于第一半导体区域的第一部分中，使得电流在所述源极区域之间且在栅极结构下面横向；
[0092]屏蔽导体(诸如导体90)，其上覆于栅极导体；和
[0093]屏蔽绝缘体，其在栅极导体与屏蔽导体之间，例如在栅极82与屏蔽体90之间的绝缘体85的部分。
[0094]在另一实施方案中，晶体管可包括栅极结构，所述栅极结构无下伏于栅极导体的屏蔽导体，例如无电连接至经由另一导体直接连接的屏蔽体90的导体。
[0095]晶体管的另一实施方案还可包括源极接触导体，诸如导体108或208或308，所述源极接触导体延伸通过第二半导体区域且通过源极区域且延伸至第一半导体区域，以形成至源极区域和第一半导体区域的欧姆电连接。
[0096]在另一实施方案中，晶体管可包括绝缘体，诸如绝缘体99,所述绝缘体定位于延伸通过第二半导体区域的源极接触导体的部分之间。
[0097]晶体管的另一实施方案可包括源极区域，所述源极区域形成为第一半导体区域的表面上的掺杂区域。
[0098]晶体管还可包括源极接触导体，所述源极接触导体直接接触源极区域且形成与其的欧姆电连接，其中源极区域无定位于源极接触导体与源极区域之间且充当源极区域的掺杂区域内的接触区域的单独掺杂区域。
[0099]晶体管的另一实施方案可包括源极接触导体，所述源极接触导体直接接触第一半导体区域且与其形成欧姆电连接，且其中第一半导体区域无定位于源极接触导体与第一半导体区域之间的单独掺杂接触区域。
[0100]晶体管还可包括还与屏蔽导体形成欧姆电接触的源极接触导体。
[0101]晶体管的另一实施方案可包括邻接屏蔽绝缘体的栅极绝缘体。
[0102]在晶体管的另一实施方案中，屏蔽导体形成于形成为延伸至屏蔽导体中的开口内。
[0103]晶体管的另一实施方案可包括渐缩为具有由于至半导体区域中的距离的至少一部分增加而减少的厚度的屏蔽绝缘体。
[0104]在另一实施方案中，晶体管可包括渐缩为具有随至半导体区域中的距离增加而减少的厚度的屏蔽绝缘体。
[0105]本领域技术人员还应了解，一种半导体装置的实施方案可包括第一导电类型的半导体材料，诸如层67的材料,其具有第一表面和第二表面；
[0106]半导体材料的第一区域，诸如区域69，其具有第二导电类型；
[0107]栅极结构，诸如栅极结构63或163或263，其延伸至下伏于第一区域的半导体材料中；
[0108]栅极结构的栅极导体；
[0109]栅极结构的栅极绝缘体，诸如绝缘体77，其具有定位于栅极导体与下伏于栅极导体的半导体材料的第一部分之间的栅极绝缘体的第一部分，其中半导体材料的第一部分被构造来形成晶体管的沟道区域；
[0110]栅极结构的屏蔽导体，其上覆于栅极导体；
[0111]屏蔽绝缘体，其具有定位于屏蔽导体与栅极导体之间的第一部分，所述屏蔽绝缘体具有定位于屏蔽导体与栅极绝缘体的第二部分之间的第二部分；和
[0112]屏蔽绝缘体的第三部分，其上覆于屏蔽导体。
[0113]在另一实施方案中，半导体装置可包括从第一区域的表面延伸至半导体材料中的开口，其中栅极绝缘体定位于开口的底部上且栅极导体位于开口内和栅极绝缘体上。
[0114]半导体装置的另一实施方案可包括沿着开口的侧壁定位并且邻接屏蔽绝缘体的栅极绝缘体的第二部分，例如绝缘体77中邻近开口 74的侧壁且邻接例如屏蔽体90的部分。
[0115]半导体装置还可包括在开口(诸如开口 74)内的屏蔽导体，且上覆于栅极导体。
[0116]在另一实施方案中，半导体装置还可包括半导体装置的源极区域，其邻近栅极导体且与其隔开，诸如分开达绝缘体77的距离，且在另一实施方案中横向隔开。
[0117]本领域技术人员还应了解，一种形成半导体装置的方法可包括:
[0118]提供多层半导体材料,其具有第一导电类型的第一层,诸如层67,或例如层66和67，或例如衬底65和层67，具有上覆于所述第一层的第二导电类型的第一区域，诸如区域69，具有从第一区域的表面延伸至第一层中的多个开口，诸如开口 72和73，其中多个开口具有侧壁；栅极绝缘体，其形成在多个开口的第一开口的侧壁上；和栅极导体材料，其在所述第一开口内；
[0119]从第一开口移除栅极导体材料的第一部分，诸如栅极82上面的材料78的部分，在第一开口内留下栅极导体材料的第二部分作为栅极导体，其中第一层中下伏于栅极导体的部分(诸如下伏于栅极82和绝缘体77的部分)形成半导体装置的沟道区域；
[0120]在第一开口内形成屏蔽绝缘体且上覆于栅极导体；形成上覆于栅极导体的屏蔽导体；和在屏蔽导体的一部分上形成源极导体，诸如导体108和延伸部118，以形成屏蔽导体与第一层之间的电连接。
[0121]所述方法的另一实施方案还包括形成源极导体以延伸通过第一区域且延伸至第一层中，其包括在形成屏蔽导体(诸如导体90)之后且在源极导体与屏蔽导体之间形成电连接之前形成源极导体，诸如导体108和/或208中的一个。
[0122]该方法还可包括形成在屏蔽绝缘体内具有第二开口(诸如开口 86)的屏蔽绝缘体，其中第二开口的至少一部分(诸如第二开口的侧壁)大体平行于第一开口的侧壁延伸，且在第二开口的至少一部分内形成屏蔽导体。
[0123]该方法的另一实施方案可包括在第一层中形成第二导电类型的源极区域且临近栅极导体，诸如邻近栅极82且隔开至少达例如绝缘体77的距离。
[0124]该方法还可包括形成源极导体以电接触源极区域。
[0125]在另一实施方案中，该方法还可包括在从第一开口移除栅极导体的第一部分之前形成源极导体，诸如导体308。
[0126]鉴于以上所有内容，显然公开了新颖的半导体装置和方法。在众多特征中尤其包括在源极导体与屏蔽导体之间形成低电阻欧姆接触，这导致屏蔽导体的低电阻。低电阻促进形成晶体管的更高切换频率。还包括形成晶体管在沟道区域中具有横向电流，这导致还改进切换频率的更短沟道长度。
[0127]虽然用特定优选实施方案和/或示例性实施方案描述所述描述的主题，但是上述附图和/或其描述仅描绘主题的典型实施方案和/或实施方案的实例且因此不得被视作限制其范畴。明显地，许多替代和/或变化对于本领域技术人员而言是显而易见的。虽然晶体管50的实施方案被用作说明本实用新型的主题的媒介，但是本领域技术人员应明白替代是可能的。虽然漏极区域图示为比源极区域具有更宽间隔，但是本领域技术人员应了解，间隔还可大体相同或源极间隔可更宽。选择区域69的掺杂物使得在漏极至源极电压被施加至晶体管50时，漏极区域61-62在漏极至源极电压到达大体击穿电压时大体完全耗尽。在一个实施方案中，区域69可具有大体均一的掺杂分布。在优选实施方案中，区域69的掺杂分布在接近区域69的表面的重掺杂与接近具有层67的界面的更轻度掺杂变化。虽然装置被描述为硅半导体装置，但是本领域技术人员应了解本文中至少一些元件(诸如栅极结构)还适用于使用其它半导体材料(诸如氮化镓(GaN))的装置。
[0128]如下文权利要求反映，实用新型方面可能不具有单个上述公开实施方案的所有特征。因此下文明示的权利要求在此明确并入【具体实施方式】，各权利要求独立作为本实用新型的单独实施方案。此外，如本领域技术人员将了解，虽然本文所述的一些实施方案包括一些而非其它实施方案中包括的其它特征，但是不同实施方案的特征的组合意在属于本实用新型的范畴且形成不同实施方案。
【权利要求】
1.一种晶体管，其特征在于包括: 第一导电类型的半导体衬底，所述半导体衬底具有第一表面和第二表面； 具有第二导电类型的第一半导体区域，其在所述半导体衬底的所述第一表面上； 第二半导体区域，其形成在所述第一半导体区域内，其中所述第一半导体区域的一部分下伏于所述第二半导体区域，所述第二半导体区域具有所述第一导电类型； 栅极结构，其形成在从所述第二半导体区域延伸至所述第一半导体区域的开口中；所述栅极结构的栅极导体，其形成在所述开口内且上覆于所述第一半导体区域的第一部分； 源极区域，其邻近所述栅极导体且与所述栅极导体横向隔开； 栅极绝缘体，其在所述栅极导体与所述第一半导体区域的所述第一部分之间且在所述源极区域与所述栅极导体之间，其中所述晶体管的沟道区域位于所述第一半导体区域的所述第一部分中，使得电流在所述源极区域之间且在所述栅极结构下横向流动； 屏蔽导体，其上覆于所述栅极导体；和 屏蔽绝缘体，其在所述栅极导体与所述屏蔽导体之间。
2.根据权利要求1所述的晶体管，其中所述栅极结构无下伏于所述栅极导体的屏蔽导体。
3.根据权利要求1所述的晶体管，其还包括源极接触导体，所述源极接触导体延伸通过所述第二半导体区域且通过所述源极区域且延伸至所述第一半导体区域中，以形成至所述源极区域和所述第一半导体区域的欧姆电连接。
4.根据权利要求3所述的晶体管,其还包括绝缘体,所述绝缘体定位于延伸通过所述第二半导体区域的所述源极接触导体的部分之间。
5.一种半导体装置，其特征在于包括: 第一导电类型的半导体材料，其具有第一表面和第二表面； 所述半导体材料的第一区域，其具有第二导电类型； 栅极结构，其延伸至下伏于所述第一区域的所述半导体材料中； 所述栅极结构的栅极导体； 所述栅极结构的栅极绝缘体，其具有定位于所述栅极导体与下伏于所述栅极导体的所述半导体材料的第一部分之间的所述栅极绝缘体的第一部分，其中所述半导体材料的所述第一部分被构造来形成所述半导体装置的沟道区域； 所述栅极结构的屏蔽导体，其上覆于所述栅极导体； 屏蔽绝缘体，其具有定位于所述屏蔽导体与所述栅极导体之间的第一部分，所述屏蔽绝缘体具有定位于所述屏蔽导体与所述栅极绝缘体的第二部分之间的第二部分；和所述屏蔽绝缘体的第三部分，其上覆于所述屏蔽导体。
6.根据权利要求5所述的半导体装置，其中所述栅极结构包括从所述第一区域的表面延伸至所述半导体材料中的开口，其中所述栅极绝缘体定位于所述开口的底部上且所述栅极导体位于所述开口内和所述栅极绝缘体上。
7.根据权利要求6所述的半导体装置，其中所述栅极绝缘体的第二部分沿着开口的侧壁定位并且邻接所述屏蔽绝缘体。
8.一种半导体装置，其特征在于包括: 多层半导体材料，其具有第一导电类型的第一层，具有上覆于所述第一层的第二导电类型的第一区域，具有从所述第一区域的表面延伸至所述第一层中的多个开口，其中所述多个开口具有侧壁；栅极绝缘体，其形成在所述多个开口的第一开口的侧壁上；和栅极导体材料，其在所述第一开口内； 其中所述栅极导体材料的第一部分被从所述第一开口移除，在所述第一开口内留下所述栅极导体材料的第二部分作为栅极导体，其中所述第一层中下伏于所述栅极导体的部分形成所述半导体装置的沟道区域； 屏蔽绝缘体，其形成在所述第一开口内且上覆于所述栅极导体； 屏蔽导体，其上覆于所述栅极导体；和 源极导体，其在所述屏蔽导体的一部分上以形成所述屏蔽导体与所述第一层之间的电连接。
9.根据权利要求8所述的半导体装置，其还包括源极导体，所述源极导体被形成以延伸通过所述第一区域且延伸至包括所述源极导体的所述第一层中，所述第一层在形成所述屏蔽导体之后且在所述源极导体与所述屏蔽导体之间形成所述电连接之前形成。
10.根据权利要求8所述的半导体装置，其中所述屏蔽绝缘体被形成为在所述屏蔽绝缘体内具有第二开口，其中所述第二开口的至少一部分大致平行于所述第一开口的所述侧壁延伸，且所述屏蔽导体形成在所述第二开口的至少一部分内。
【文档编号】H01L23/552GK203932067SQ201420044057
【公开日】2014年11月5日 申请日期:2014年1月24日 优先权日:2013年3月15日
【发明者】B·帕德玛纳伯翰, P·温卡特拉曼, G·M·格利瓦纳 申请人:半导体元件工业有限责任公司