1.一种用于制造集成电路(CI)的方法，包括制造至少一个垂直结场效应晶体管(T1)，所述制造包括形成具有通过光刻控制的有源表面(D)的临界尺寸的沟道区域(ZC)。
2.根据权利要求1所述的方法，其中所述沟道区域(ZC)的形成包括：在第一导电类型的半导体阱(21)中形成第二导电类型的两个栅极区域(46)，所述沟道区域的有源表面(D)的所述临界尺寸通过所述两个栅极区域(46)之间的间隔来限定。
3.根据权利要求2所述的方法，其中所述垂直结场效应晶体管(T1)的制造还包括：形成与所述两个栅极区域(71)接触的所述第二导电类型的栅极接触区域(71)。
4.根据权利要求2或3所述的方法，其中所述垂直结场效应晶体管(T)的制造还包括漏极区域的形成，所述形成包括：在所述阱(21)下方形成比所述阱(21)更重掺杂的所述第一导电类型的隐埋层(11)，以及形成所述第一导电类型且从所述阱(21)的表面向下延伸到所述隐埋层(11)的接触阱(31)。
5.根据前述权利要求中任一项所述的方法，其中所述垂直结场效应晶体管(T1)的形成还包括：形成与所述沟道区域(ZC)接触的所述第一导电类型的源极区域(81)。
6.根据前述权利要求中任一项所述的方法，还包括：在适当导电类型的对应阱内，形成同时利用所述至少一个垂直结场效应晶体管(T1)的制造来制造的第一导电类型的至少一个双极晶体管(T2)、第二导电类型的至少一个双极晶体管(T4)、第一导电类型的至少一个绝缘栅型场效应晶体管(T5)和第二导电类型的至少一个绝缘栅型场效应晶体管(T3)。
7.根据权利要求2和6所述的方法，包括：与所述垂直结场效应晶体管(T1)的所述栅极区域(46)的形成同时地，在所述第一导电类型的双极晶体管(T2)的阱(22)内形成所述第二导电类型 的场注入区域(42)。
8.根据结合权利要求6和7中任一项的权利要求3所述的方法，包括：与所述垂直结场效应晶体管(T1)的所述栅极接触区域(71)的形成同时地，形成所述第二导电类型的双极晶体管(T4)的发射极区域(74)和/或所述第二导电类型的绝缘栅型场效应晶体管(T3)的源极/漏极区域(73)。
9.根据结合权利要求6至8中的一项的权利要求4所述的方法，包括：与所述垂直结场效应晶体管(T1)的漏极区域的形成同时地，形成所述第一导电类型的双极晶体管(T2)的集电极区域，包括形成所述第一导电类型的比所述双极晶体管的半导体阱(22)更重掺杂的隐埋层(12)以及形成从所述双极晶体管(T2)的所述阱(22)的表面向下延伸到所述隐埋层(12)的所述第一导电类型的接触阱(32)。
10.根据结合权利要求6至9中的一项的权利要求5所述的方法，包括：与所述垂直结场效应晶体管(T1)的源极区域(81)的形成同时地，形成所述第一导电类型的双极晶体管(T2)的发射极区域(82)和/或所述第一导电类型的绝缘栅型场效应晶体管(T5)的源极/漏极区域(85)。
11.根据前述权利要求中任一项所述的用于制造集成电路的方法，包括用于垂直结场效应晶体管(T1)的多个同时制造工艺，在公共的光刻步骤期间，根据晶体管的不同来控制所述沟道区域(ZC)的有源表面(D)的各个临界尺寸。
12.一种集成电路，包括至少一个垂直结场效应晶体管(T1)，包括第一导电类型的半导体阱(21)、漏极区域、接触阱(31)、栅极区域(46)和源极区域(81)，其中所述漏极区域包括所述第一导电类型的比所述阱(21)更重掺杂的隐埋层(11)，所述接触阱为所述第一导电类型且从所述阱(21)的表面向下延伸到所述隐埋层(11)，所述栅极区域包括约束沟道区域(ZC)的填充有第二导电类型的半导体材料的两个沟槽，并且所述源极区域为所述第一导电类 型且位于所述沟道区域(ZC)的顶部上。
13.根据权利要求12所述的集成电路，还包括：第一导电类型的至少一个双极晶体管(T2)、第二导电类型的至少一个双极晶体管(T4)、第一导电类型的至少一个绝缘栅型场效应晶体管(T5)和第二导电类型的至少一个绝缘栅型场效应晶体管(T3)。
14.根据权利要求13所述的集成电路，其中所述结场效应晶体管(T1)的所述隐埋层(11)和所述漏极接触阱(31)位于与双极晶体管(T2、T4)的集电极区域的隐埋层(12、14)和接触阱(32、34)相同的层级处。
15.根据权利要求13或14所述的集成电路，其中所述垂直结场效应晶体管(T1)的栅极区域(46)位于与所述双极晶体管(T2、T4)的场注入区域(42)相同的层级处。
16.根据权利要求13至15中任一项所述的集成电路，其中所述垂直结场效应晶体管(T1)的源极区域(81)位于与所述第一导电类型的双极晶体管(T2)的发射极区域(82)相同的层级处和/或与所述第一导电类型的绝缘栅型场效应晶体管(T5)的漏极/源极区域(85)相同的层级处。
17.根据权利要求13至16中任一项所述的集成电路，其中所述垂直结场效应晶体管(T1)包括栅极接触区域(71)，所述栅极接触区域为所述第二导电类型、与所述栅极区域(46)接触并且位于与所述第二导电类型的双极晶体管(T4)的发射极区域(74)相同的层级处和/或与所述第二导电类型的绝缘栅型场效应晶体管(T3)的漏极/源极区域(73)相同的层级处。
18.根据权利要求12至17中任一项所述的集成电路，包括多个垂直结场效应晶体管(T1)，各个垂直结场效应晶体管(T1)的沟道区域(ZC)具有根据晶体管不同的有源表面(D)的临界尺寸。
19.一种集成电路，包括形成单元结构的根据权利要求12至17中任一项所述的多个垂直结场效应晶体管(T1)。