用于在集成电路内制造JFET晶体管的方法及对应的集成电路与流程

技术总结
本公开涉及用于在集成电路内制造JFET晶体管的方法及对应的集成电路。根据本发明的用于制造BiCMOS类型的集成电路(CI)的方法包括制造至少一个垂直结场效应晶体管(T1)，其包括形成具有通过光刻控制的有源表面(D)的临界尺寸的沟道区域(ZC)。

技术研发人员：J·希门尼斯
受保护的技术使用者：意法半导体（克洛尔2）公司
文档号码：201610324289
技术研发日：2016.05.16
技术公布日：2017.06.27