堆叠式封装装置的制造方法与流程

本说明书是有关于一种堆叠式封装结构以及一种堆叠式封装装置的制造方法。

背景技术：

半导体集成电路(integratedcircuit；ic)工业经历了快速发展。ic制造中的技术进步已产生几代ic，且每一代制造出比上一代更小及更复杂的电路。执行不同功能的各种类型的半导体装置经整合及封装成单一组件或封装。随着对于小型化、更高速率及更低功率消耗的要求，已产生对于半导体晶粒的更小封装技术的需求。然而，因为特征尺寸持续缩小，故已知封装技术在许多方面已经不能完全令人满意了。

技术实现要素：

根据一些实施例的一态样，一种堆叠式封装装置的制造方法包括以下操作：(i)接收前驱物封装，前驱物封装包括前驱物基板及前驱物基板上的多个半导体封装，其中在前驱物基板与半导体封装的每一者之间存在缝隙；(ii)形成填充缝隙的底部封胶材料；(iii)沿着半导体封装的相邻多者之间的区域切割前驱物基板，以形成多个离散的堆叠式封装装置；以及(iv)将补充底部封胶材料应用至这些堆叠式封装装置中的一个堆叠式封装装置。

附图说明

当结合随附附图阅读时，自以下详细描述将很好地理解本揭示案的态样。应注意，根据产业中的标准实务，各特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各特征的尺寸。

图1是根据本揭示案的各种实施例图示形成半导体装置的方法的流程图；

图2是根据本揭示案的一些实施例示意性图示前驱物封装的横截面图；

图3是根据本揭示案的一些实施例图示前驱物封装的更多细节的横截面图；

图4-6是根据本揭示案的各种实施例的示意性图示在各种制程阶段中形成半导体装置的方法的横截面图；

图7是根据本揭示案的各种实施例示意性图示堆叠式封装结构的横截面图；

图8是根据本揭示案的一些实施例示意性图示堆叠式封装结构及具有可拆离层的载体基板的横截面图。

具体实施方式

以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述组件及排列的特定实例以简化本揭示案。当然，这些实例仅为示例且并不意欲为限制性。举例而言，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括可在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示案可在各实例中重复元件符号及/或字母。此重复是出于简明性及清晰的目的，且本身并不指示所论述的各实施例及/或配置之间的关系。

本揭示案大体是关于诸如举例而言堆叠式封装装置的半导体装置以及形成半导体装置的方法。本揭示案的一个态样是提供具有改良可靠性的堆叠式封装装置以及形成堆叠式封装装置的方法。将在下文中详细描述本揭示案的各种实施例。

应理解，虽然本文可使用第一、第二等术语来描述各种元件，然此等元件不应受限于此等术语。仅使用此等术语区别一个元件与另一元件。举例而言，可将第一元件称作第二元件，及类似地，可将第二元件称作第一元件，而不会偏离实施例的范围。如本文所使用，术语“及/或”包括一或更多个相关联的列出项目的任一者及所有组合。

进一步地，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“上方”、“上部”及类似者)来描述诸图中所图示一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且因此可类似解读本文所使用的空间相对性描述词。

应理解，当元件被称作“连接”或“耦接”至另一元件时，元件可直接连接或耦接至另一元件或可存在中间元件。相反，当元件被称作“直接连接”或“直接耦接”至另一元件时，则不存在中间元件。

图1是根据本揭示案的各种实施例图示形成半导体装置的方法10的流程图。方法10包括操作11、操作12、操作13、操作14以及操作15。图2至图6根据本揭示案的各种实施例共同地图示更详细的制造方法作为一系列横截面图。应理解，虽然此等方法每一者图示一些操作、动作及/或特征，并非所有此等操作、动作及/或特征为必需，且亦可存在其他未图示的操作、动作及/或特征。另外，在一些实施例中，可根据此等附图中所图示来改变操作及/或动作的顺序。另外，在一些实施方式中，所图示的动作可进一步划分成子动作，而在其他实施方式中所图示动作的一些可彼此同时进行。

参考图1，方法10开始于操作11，此处接收前驱物封装，前驱物封装包括前驱物基板及前驱物基板上的多个半导体封装，其中在前驱物基板与半导体封装的每一者之间存在缝隙。图2是根据本揭示案的一些实施例示意性图示前驱物封装102的横截面图。前驱物封装102包括前驱物基板110及前驱物基板110上的多个半导体封装120。此外，在前驱物基板110与半导体封装120的每一者之间存在缝隙116。根据本揭示案的一些实施例，前驱物基板110可包括多个单元，诸如举例而言扇出单元。半导体封装120的每一者可包括其中的一或更多个半导体晶片，诸如举例而言dram晶片、逻辑晶片、处理器晶片及/或类似晶片。可提供载体基板104以携带前驱物封装102。

图3是根据本揭示案的一些实施例图示前驱物封装102的更多细节的横截面图。如图3中所图示，前驱物基板110包括一些单元，诸如举例而言扇出单元110a。扇出单元110a的每一者可包括半导体晶粒111、再分配层113、模制层115、多个贯穿通孔结构117，以及多个导电凸块119。一般技术者将理解，仅出于说明的目的，提供结合图3的下文描述的特征、实例及实施例，且特征、实例及实施例并不意欲以任何方式来限制本揭示案。

半导体晶粒111可包括各种装置，诸如晶体管、电容器、电阻器、二极管、光电二极管，及/或其他所欲装置。可互相连接半导体晶粒111中的装置以执行一或更多个功能，诸如举例而言记忆体、放大器、功率分布、感测器、输入/输出电路或类似者。半导体晶粒111经由一定数量个通孔电气连接至再分配层113。

再分配层113可为单层结构或多层结构。在一些实例中，再分配层113可包括至少一个导电层。导电层可包括导电迹线、衬垫，且可视情况包括诸如电阻的被动部件。此外，再分配层113可包括插入于两个导电层之间的至少一个介电层。

模制层115围绕半导体晶粒111且根据本揭示案的一些实施例安置于再分配层113上。模制层115可由聚合物材料组成，诸如举例而言环氧树脂，或其他适当聚合物。

根据本揭示案的一些实施例贯穿通孔结构117穿过模制层115，且经配置以与半导体封装120连接。贯穿通孔结构117连接至再分配层113，再分配层113与半导体晶粒111及导电凸块119电气连接。换言之，半导体晶粒111可经由再分配层113电气连接至贯穿通孔结构117。在一些实例中，每一贯穿通孔结构117可具有范围从约30μm至约300μm，具体约50μm至约250μm，更具体约60μm至约200μm的高度。

导电凸块119连接至再分配层113。在又一些实例中，举例而言，导电凸块119可为多个焊球或类似者。在一些实例中，焊球可包含金属材料，诸如sn、ag及cu，以及类似者。或者，导电凸块119可为多个平台栅格阵列(landgridarray；lga)衬垫，lga衬垫经配置以安装于印刷电路板(printcircuitboard；pcb)上。在一些实例中，导电凸块119是球状栅格阵列(ballgridarray；bga)衬垫，bga衬垫经配置以接收其他导电凸块。在一些实例中，通过电镀操作或任何其他适当操作来安置导电凸块119。可在安装导电凸块119的位置处在再分配层113上形成多个ubm结构(未图示)。ubm结构有助于防止导电凸块119与半导体晶粒的集成电路之间的扩散，并进一步在导电凸块119与再分配层113之间提供低电阻电气连接。在一些实例中，ubm结构可包括具有粘合层及润湿层的多层，粘合层由钛(ti)、铬(cr)、钛钨(tiw)或类似者组成，及润湿层由镍(ni)、铜(cu)，或类似者组成。

在一些实例中，可在再分配层113与导电凸块119之间形成钝化层。钝化层可具有曝露再分配层113的衬垫的多个孔。此外，导电凸块119安装于再分配层113的衬垫上。

半导体封装120安置于前驱物基板110上。在一些实例中，半导体封装120的每一者包括至少一个半导体晶片121及多个导电球123，导电球123电气连接至半导体晶片121。导电球123与前驱物基板110中的扇出单元110a的贯穿通孔结构117连接。因此，半导体封装120的半导体晶片121可经由再分配层113及贯穿通孔结构117与前驱物基板110中的扇出单元110a的半导体晶粒111电气连接。在一些实例中，可使用回焊制程以将半导体封装120与前驱物基板110结合。在一些实例中，导电球123可为球状栅格阵列(bga)或适于耦接至贯穿通孔结构117的其他凸块结构。

一般技术者将理解，仅出于说明的目的，结合图3提供上述特征、实例及实施例，且特征、实例及实施例并不意欲以任何方式来限制本揭示案。

参考图1及图4，方法10进行至操作12，此处形成填充缝隙116的底部封胶材料130。在一些实施例中，可使用分配器131以供应底部封胶材料填充前驱物基板110与半导体封装120之间的缝隙116。此后，可实施固化制程以硬化底部封胶材料130。具体言之，可以流体形式提供底部封胶材料，并在固化制程之后进行硬化。举例而言，底部封胶材料可包括环氧树脂。

在一些实施例中，底部封胶材料实质填充每一缝隙116的实体。然而，一些缝隙不完全由底部封胶材料填充，且在某些缝隙中出现孔隙区域，诸如孔隙区域118。缝隙中的孔隙区域118将会导致若干可靠性问题，并于下文中将会详细描述。

参考图1及图5，方法10进行至操作13，此处沿着半导体封装120的相邻多者之间的区域112切割前驱物基板110以形成多个离散的堆叠式封装装置140。操作13亦可称为单一化制程134，单一化制程134自前驱物封装102产生离散的堆叠式封装装置140。

可沿着前驱物基板110的刻划线区域112实施切割前驱物基板110的操作。刻划线区域112经预定及定位于相邻半导体封装120之间。在一些实例中，返回参考图3，在前驱物基板110的相邻扇出单元110a之间的间隔中界定刻划线区域112。因此，在切割前驱物基板110之后，将前驱物基板110转化成多个扇出封装114，且每一扇出封装114包括扇出单元110a的一者。在一些实施例中，堆叠式封装装置140的每一者包括扇出封装114、扇出封装114上的半导体封装120，以及扇出封装与半导体封装之间的缝隙中所填充的底部封胶130a。在一些实例中，所获得的堆叠式封装装置140在结构上是实质相同的。

在一些实施例中，切割前驱物基板110的操作可包括锯切制程、激光切割制程，或刀式切割制程，或类似者。切割制程切割前驱物基板110及底部封胶材料130，且因此扇出封装114及底部封胶材料130分别具有切割边缘114f、130f。此外，底部封胶材料130的切割边缘130f实质对准于扇出封装114的切割边缘114f。

如上文所述，在本揭示案的一些实施例中，底部封胶130a实质填充扇出封装114与半导体封装120之间的整个缝隙116。然而，某些堆叠式封装装置(诸如堆叠式封装装置140a)的缝隙116不完全由底部封胶130a填充，且在缝隙中存在孔隙区域118。孔隙区域118相邻于半导体封装120的边缘122。

业已发现，底部封胶不仅影响半导体封装120与扇出封装114之间的粘合强度，而且影响导电球123的可靠性。在一些情形中，在半导体封装120的边缘处出现孔隙区域118，且其导致不能完全保护孔隙区域118附近的导电球123。在热可靠性测试之后，在靠近孔隙区域118的区域中，可于导电球123与扇出封装114的接点114c之间的界面处观察到界面裂痕。界面裂痕进一步导致半导体封装120与扇出封装114之间的不良电气连接。在一些实施例中，图3中所示的贯穿通孔结构117的顶表面提供接点114c。在另一些情形中，在热可靠性测试之后可短路或桥接孔隙区域118附近的一些导电球123。此等导电球123之间的短路或桥接可导致电气连接的失效。因此，本揭示案的一个态样将提供此等问题解决方法。

参考图1，方法10进行至操作14，此处识别堆叠式封装装置中缝隙并不完全填充有底部封胶材料的一者。在一些实施例中，可执行检查过程以用缝隙中的孔隙区域识别堆叠式封装装置，诸如堆叠式封装装置140a。在一些实例中，检查过程可包括：(i)判定底部封胶材料130是否完全填充每一堆叠式封装装置140的缝隙116；以及(ii)使用缝隙中的孔隙区域118自堆叠式封装装置140识别出堆叠式封装装置140a。检查过程可包括目视检查或使用诸如x射线的辐射的机械检查。举例而言，当吾人发现堆叠式封装装置在缝隙中具有孔隙时，将拿取或标记此堆叠式封装装置。

参考图1及图6，方法10进行至操作15，此处将补充底部封胶材料160应用至已识别的堆叠式封装装置140a。在各种实施例中，将补充底部封胶材料160供应至已识别的堆叠式封装装置140a的缝隙中的孔隙区域118。举例而言，可以液体形式提供补充底部封胶材料160，且可使用分配器131以将补充底部封胶材料160注入或应用至孔隙区域118。在将补充底部封胶材料160应用至已识别的堆叠式封装装置140a之后可通过固化制程硬化补充底部封胶材料160。

根据本揭示案的一些实施例，将补充底部封胶材料160应用至已识别的堆叠式封装装置140a包括如下动作：(i)倾斜已识别的堆叠式封装装置140a；以及随后(ii)将补充底部封胶材料160应用至已识别的堆叠式封装装置140a的缝隙中的孔隙区域118。具体而言，在供应补充底部封胶材料160之前将堆叠式封装装置140a倾斜至角度θ。倾斜堆叠式封装装置140a容许堆叠式封装装置140a的表面142与水平面144形成大约10-40度，具体约15-30度的角度θ。孔隙区域118相邻于半导体封装120的侧壁124，使得相邻于孔隙区域118的侧壁124安置于位准l1，位准l1高于相对于侧壁124的另一侧壁126的位准l2。倾斜堆叠式封装装置140a可促进补充底部封胶材料160通过重力流入孔隙区域118。当角度θ小于某一值时，例如10度，则重力的影响便微不足道了。另一方面，当角度θ大于某一值时，例如40度，则很难控制补充底部封胶材料160的流动，且补充底部封胶材料160可能溢出至非所欲的位置。因此，角度θ可为大约10-40度的范围。

在一些实施例中，倾斜堆叠式封装装置140a包括如下所述的步骤。首先，提供具有斜面152的载体基板150。斜面152与水平面144形成大约10-40度的角度θ。具体而言，角度θ可大约为15-30度。在提供载体基板150之后，将堆叠式封装装置140a安置于载体基板150的斜面152上。在一些实例中，载体基板150可包括斜面152上的一或更多个定位构件154、156。定位构件154、156可促进堆叠式封装装置140a固定于所欲位置。

在一些实施例中，堆叠式封装装置140a的底部封胶材料130的边缘132构成孔隙区域118的边界，以及在孔隙区域118中所填充的补充底部封胶材料160与底部封胶材料130的边缘132接触。

在一些实施例中，补充底部封胶材料160具有与底部封胶材料130的组成相同的组成。然而，在又一些实施例中，补充底部封胶材料160的材料不同于底部封胶材料130的材料。举例而言，补充底部封胶材料160可具有小于底部封胶材料130的玻璃转变温度的玻璃转变温度。因此，补充底部封胶材料160可在相对低的温度下硬化。当硬化补充底部封胶材料160时，先前硬化的底部封胶材料130不会受到不利地影响或损坏，因为底部封胶材料130具有相对高的玻璃转变温度。

尽管图6描绘补充底部封胶材料160覆盖扇出封装114的侧表面114a，但补充底部封胶材料160可具有各种边界或边缘。举例而言，补充底部封胶材料160可在扇出封装114的边缘处终止，且侧表面114a并不由补充底部封胶材料160覆盖。将于下文描述补充底部封胶材料160的不同边界的细节。

在应用补充底部封胶材料160的操作15之后，获得堆叠式封装结构。图7是根据本揭示案的一些实施例示意性图示由图1所示的方法10制造的堆叠式封装结构200的横截面图。堆叠式封装结构200包括第一半导体封装210、第二半导体封装220，以及底部封胶230。

第一半导体封装210具有顶表面210t以及相邻于顶表面210t的侧表面210s。在一些实施例中，第一半导体封装210包括再分配层213、半导体晶粒214、模制层216，以及至少一贯穿通孔接点218，以及多个导电凸块219。

再分配层213可具有多层结构。导电凸块219是在再分配层213下方，并与再分配层213电气连接。再分配层213进一步电气连接至半导体晶粒214及贯穿通孔接点218。模制层216安置于再分配层213上并围绕半导体晶粒214。贯穿通孔接点218穿过模制层216。此外，贯穿通孔接点218使再分配层213与第二半导体封装220电气互连。在一些实施例中，第一半导体封装210可为上文所述的扇出封装114。

第二半导体封装220安置于第一半导体封装210的顶表面210t上并具有侧表面222。在第二半导体封装220与第一半导体封装210之间存在缝隙226。在一些实施例中，第二半导体封装220在尺寸上小于第一半导体封装210。举例而言，第二半导体封装220的面积小于第一半导体封装210的面积。在一些实施例中，第二半导体封装220可为上文所述的半导体封装120。

底部封胶230连接至第一半导体封装210以及第二半导体封装220。在各种实施例中，底部封胶230包括第一底部封胶部分231以及第二底部封胶部分236。第一底部封胶部分231与第二半导体封装220的侧表面222以及第一半导体封装210的顶表面210t接触。应注意，第一底部封胶部分231不含与第一半导体封装210的侧表面210s实质对准的切割边缘。

在一些实施例中，底部封胶230的第一底部封胶部分231与上文所述的补充底部封胶材料相关联。第一底部封胶部分231可具有不同种类的边界，诸如边界b1、边界b2，以及边界b3。在一些实例中，第一底部封胶部分231具有边界b1，其中顶表面210t的边缘部分211是自第一底部封胶部分231曝露出来。换言之，第一半导体封装210的顶表面210t的至少一边缘部分不被底部封胶230所占据。在又一些实例中，第一底部封胶部分231具有边界b2，其中第一底部封胶部分231覆盖第一半导体封装210的侧表面210s的部分。

在又一些实例中，第一底部封胶部分231具有边界b3，其中第一底部封胶部分231于相邻于第一半导体封装210的底表面210b的位置处自顶表面210t延伸至侧表面210s。在此等实例中，当将补充底部封胶材料应用至孔隙区域时，补充底部封胶材料沿着侧表面210s溢出至载体基板150。补充底部封胶材料可能粘附至载体基板150，且可能会导致堆叠式封装结构200与载体基板150分离的问题。为解决此问题，就制造制程的便利而言载体基板150可包括可拆离层。图8是示意性图示堆叠式封装结构200及具有可拆离层158的载体基板150的横截面图。当补充底部封胶材料沿着侧表面210s溢出至载体基板150时，可拆离层158可促进第一底部封胶部分231自可拆离层158拆离，且因此堆叠式封装结构200可与载体基板150分离。可拆离层158可包括具有与第一底部封胶部分231微弱粘着的任何适当材料。举例而言，可拆离层158可包括含氟聚合物。

返回参考图7，第二底部封胶部分236与第二半导体封装220的另一侧表面224及第一半导体封装210的顶表面210t接触。第二底部封胶部分236包括切割边缘237，切割边缘237实质对准于第一半导体封装210的侧表面210s"。在一些实例中，底部封胶230的第二底部封胶部分236与上文所述的底部封胶材料130相关联。此外，第一底部封胶部分231以及第二底部封胶部分236两者可延伸至第一半导体封装210及第二半导体封装220之间的缝隙226中。

本揭示案的各种实施例的优势包括提供一种用于制造堆叠式封装装置的新颖方法，其中可另外应用补充底部封胶材料。补充底部封胶材料填充堆叠式封装装置的缝隙中的孔隙区域，且因此改良堆叠式封装装置的可靠性。此外，提供新颖的堆叠式封装结构。将第一底部封胶部分与第二底部封胶部分提供至堆叠式封装结构。第一底部封胶部分与第二底部封胶部分共同地固定堆叠式封装的电气连接。

根据一些实施例的一态样，形成半导体装置的方法包括以下操作：(i)接收前驱物封装，前驱物封装包括前驱物基板及前驱物基板上的多个半导体封装，其中在前驱物基板与半导体封装的每一者之间存在缝隙；(ii)形成填充缝隙的底部封胶材料；(iii)沿着半导体封装的相邻多者之间的区域切割前驱物基板，以形成多个离散的堆叠式封装装置；以及(iv)将补充底部封胶材料应用至这些堆叠式封装装置中的一个堆叠式封装装置。

在一实施例中，上述的堆叠式封装装置的制造方法，在切割该前驱物基板之后，在提供该补充底部封胶材料之前，还包括检查这些堆叠封装装置的缝隙中的该底部封胶材料。

在一实施例中，所述检查这些堆叠封装装置的缝隙中的该底部封胶材料包括：判断该底部封胶材料是否完全填满各该堆叠封装装置的各该缝隙；以及识别出这些堆叠式封装装置中的该个堆叠式封装装置，其中该个堆叠式封装装置的该缝隙未被该底部封胶材料完全填满。

在一实施例中，所述将该补充底部封胶材料应用至这些堆叠式封装装置中的该个堆叠式封装装置包含：将该个堆叠式封装装置倾斜；以及将该补充底部封胶材料应用至该个堆叠式封装装置的该缝隙的一孔隙区域。

在一实施例中，所述各该堆叠式封装装置包含所述多个半导体封装中的一个半导体封装，且该孔隙区域毗邻该个半导体封装的一边缘。

在一实施例中，所述将该个堆叠式封装装置倾斜包含允许该个堆叠式封装装置的一主要表面与一水平面形成10-40度的夹角。

在一实施例中，所述将该个堆叠式封装装置倾斜包含：提供具有一斜面的一载体基板，该斜面与一水平面形成10-40度夹角；以及将该个堆叠式封装装置放置在该斜面上。

在一实施例中，所述将该补充底部封胶材料应用至这些堆叠式封装装置中的该个堆叠式封装装置包含：将该个堆叠式封装装置倾斜；以及将该补充底部封胶材料应用至该个堆叠式封装装置的该缝隙中的该底部封胶材料的一边缘。

在一实施例中，该底部封胶材料具有与该补充底部封胶材料的组成相同的组成。

在一实施例中，该底部封胶材料具有高于该补充底部封胶材料的玻璃转变温度的玻璃转变温度。

根据某些实施例的另一态样，形成半导体装置的方法包括以下操作：(i)接收前驱物封装，前驱物封装包括前驱物基板及前驱物基板上的多个半导体封装，其中在前驱物基板与半导体封装的每一者之间存在缝隙；(ii)将底部封胶材料应用至缝隙中；(iii)沿着所述多个半导体封装的相邻多者之间的一区域切割该前驱物基板，以形成多个离散的堆叠式封装装置，其中各该堆叠式封装装置包含该前驱物基板的一部分、所述多个半导体封装中的一个半导体封装、以及该底部封胶材料的一部分，该个半导体封装位于该前驱物基板的该部分上，该底部封胶材料的该部分介于该个半导体封装与该前驱物基板的该部分之间；(iv)识别出这些堆叠式封装装置的其中一个堆叠式封装装置，其中该个堆叠式封装装置的该缝隙未被该底部封胶材料完全填满；以及(v)供给补充底部封胶材料至该个堆叠式封装装置的该缝隙中的一孔隙区域。

在一实施例中，所述供给该补充底部封胶材料至该个堆叠式封装装置的该缝隙中的该孔隙区域包含：将该个堆叠式封装装置倾斜，其中该孔隙区域毗邻该个堆叠式封装装置的该个半导体封装的一侧壁，且毗邻该孔隙区域的该侧壁高于相对该侧壁的另一侧壁；以及将该补充底部封胶材料应用至该孔隙区域。

在一实施例中，所述将该个堆叠式封装装置倾斜包含允许该个堆叠式封装装置的一主要表面与一水平面形成15-30度的夹角。

在一实施例中，所述将该个堆叠式封装装置倾斜包含：提供具有一斜面的一载体基板，其中该斜面与一水平面形成15-30度的夹角；以及将该个堆叠式封装装置放置在该斜面上。

根据一些实施例的又一态样，堆叠式封装结构包括第一半导体封装、第二半导体封装、以及底部封胶。该第一半导体封装具有顶表面以及相邻于顶表面的侧表面。第二半导体封装安置于第一半导体封装的顶表面上，并具有侧表面。底部封胶连接至第一半导体封装及第二半导体封装。底部封胶包括第一底部封胶部分，第一底部封胶部分与第一半导体封装的顶表面及第二半导体封装的侧表面接触，且第一底部封胶部分不包含与第一半导体封装的侧表面实质对准的切割边缘。

在一实施例中，该底部封胶还包含一第二底部封胶部分，该第二底部封胶部分与该第一半导体封装的该顶表面以及该第二半导体封装的另一侧表面接触，且该第二底部封胶部分包含与该第一半导体封装的该侧表面实质对准的一切割边缘。

在一实施例中，该第一底部封胶部分以及该第二底部封胶部分延伸进入该第一半导体封装与该第二半导体封装之间的一缝隙。

在一实施例中，该第一底部封胶部分覆盖该第一半导体封装的该侧表面的至少一部分。

在一实施例中，该顶表面的一边缘部分暴露在该第一底部封胶部分的外。

在一实施例中，该第一半导体封装包含一再分配层、一半导体晶粒、一模制层以及至少一贯穿通孔接点。半导体晶粒电性连接该再分配层。模制层配置在该再分配层上，且围绕该半导体晶粒。贯穿通孔接点贯穿该模制层，其中该贯穿通孔接点电性桥接该再分配层与该第二半导体封装。