本发明涉及半导体制造技术领域，尤其涉及一种cis之衬底结构及其制备方法。
背景技术：
为了解决闩锁效应和软失效，晶圆背面常用多晶硅作为吸除源，并用低温氧化硅(lto)封闭，以防止在硅外延过程中杂质对正在生长外延层的掺杂，从而使外一层不被破坏。目前，行业内所使用的互补金属氧化物半导体图像传感器(cis)之晶圆，采用了背封技术，一般通过化学气相沉积方法在硅片背面生长一层氧化硅膜，以达到消除杂质对外延工艺的不利影响。
在栅极氧化时，利用热氧化形成品质良好的二氧化硅，目前通常采用氢氧合成氧化，实际上为水汽和氧同时参与的氧化过程，
2h2+o2＝2h2o
si+2h2o＝sio2+2h2↑
si+o2＝sio2
由于低温氧化硅工艺所选气体源为硅烷和氧气，气体源反应速度太大，硅烷消耗很快，在靠近进气端的硅片比较容易淀积上二氧化硅膜，使得二氧化硅淀积片间均匀性变得很差，膜层厚度难以控制，在低温氧化硅工艺中通常会出现边缘厚、中间薄的现象。
明显地，在栅氧过程中，由于硅片背面低温氧化硅的影响导致该硅片之下层硅片的膜层厚度不均匀。即，在低温氧化硅膜层偏厚的地方所对应的下层硅片之栅氧的膜层厚度偏薄，进而造成栅极氧化膜之膜层厚度的变化范围过大，均匀性变差。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种cis之衬底结构及其制备方法。
技术实现要素：
本发明是针对现有技术中，传统cis之衬底结构在低温氧化硅膜层偏厚的地方所对应的下层硅片之栅氧的膜层厚度偏薄，进而造成栅极氧化膜之膜层厚度的变化范围过大，均匀性变差等缺陷提供一种cis之衬底结构。
本发明之又一目的是针对现有技术中，传统cis之衬底结构在低温氧化硅膜层偏厚的地方所对应的下层硅片之栅氧的膜层厚度偏薄，进而造成栅极氧化膜之膜层厚度的变化范围过大，均匀性变差等缺陷提供一种cis之衬底结构的制备方法。
为实现本发明之目的，本发明提供一种cis之衬底结构，所述cis之衬底结构，包括，硅基衬底；低温氧化硅，设置在所述硅基衬底之背侧；多晶硅层，设置在所述低温氧化硅之异于硅基衬底的一侧。
可选地，所述低温氧化硅的膜层厚度范围为500～5000埃。
可选地，所述多晶硅层13的厚度范围为1000～2000埃。
为实现本发明之第二目的，本发明提供一种cis之衬底结构的制备方法，所述cis之衬底结构的制备方法，包括：
执行步骤s1：提供硅基衬底；
执行步骤s2：将所述硅基衬底翻转，并在所述硅基衬底之背面设置低温氧化硅；
执行步骤s3：在所述低温氧化硅之异于硅基衬底的一侧淀积多晶硅层。
可选地，所述cis之衬底结构及其制备方法，进一步包括：
执行步骤s4：对所述步骤s3的cis之衬底结构进行翻转，实现后续的其中之一栅极氧化工艺；
执行步骤s5：获得栅极氧化层之膜层厚度均匀一致的半导体器件。
可选地，所述低温氧化硅是将所述硅基衬底置入等离子体增强化学气相沉积膜腔内沉积形成。
可选地，所述低温氧化硅的淀积温度小于450℃。
可选地，所述低温氧化硅的膜层厚度范围为500～5000埃。
可选地，所述多晶硅层13的厚度范围为1000～2000埃。
综上所述，本发明cis之衬底结构通过在所述硅基衬底背面的低温氧化硅上进一步淀积多晶硅层，不仅有效消除低温氧化硅在栅极氧化过程中对下层硅片膜层厚度的影响，优化栅极氧化层的膜层均匀性，而且进一步提升产品品质和良率。
附图说明
图1所示为本发明cis之衬底结构的结构示意图；
图2所示为本发明cis之衬底结构的制备方法流程图；
图3(a)～图3(e)所示为本发明cis之衬底结构的制备方法阶段性结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
为了解决闩锁效应和软失效，晶圆背面常用多晶硅作为吸除源，并用低温氧化硅(lto)封闭，以防止在硅外延过程中杂质对正在生长外延层的掺杂，从而使外一层不被破坏。目前，行业内所使用的互补金属氧化物半导体图像传感器(cis)之晶圆，采用了背封技术，一般通过化学气相沉积方法在硅片背面生长一层氧化硅膜，以达到消除杂质对外延工艺的不利影响。
在栅极氧化时，利用热氧化形成品质良好的二氧化硅，目前通常采用氢氧合成氧化，实际上为水汽和氧同时参与的氧化过程，
2h2+o2＝2h2o
si+2h2o＝sio2+2h2↑
si+o2＝sio2
由于低温氧化硅工艺所选气体源为硅烷和氧气，气体源反应速度太大，硅烷消耗很快，在靠近进气端的硅片比较容易淀积上二氧化硅膜，使得二氧化硅淀积片间均匀性变得很差，膜层厚度难以控制，在低温氧化硅工艺中通常会出现边缘厚、中间薄的现象。
明显地，在栅氧过程中，由于硅片背面低温氧化硅的影响导致该硅片之下层硅片的膜层厚度不均匀。即，在低温氧化硅膜层偏厚的地方所对应的下层硅片之栅氧的膜层厚度偏薄，进而造成栅极氧化膜之膜层厚度的变化范围过大，均匀性变差。
请参阅图1，图1所示为本发明cis之衬底结构的结构示意图。所述cis之衬底结构1，包括：硅基衬底11；低温氧化硅12，所述低温氧化硅12设置在所述硅基衬底11之背侧；多晶硅层13，所述多晶硅层13设置在所述低温氧化硅12之异于硅基衬底11的一侧。
请参阅图2、图3(a)～图3(e)，并结合参阅图1，图2所示为本发明cis之衬底结构的制备方法流程图。图3(a)～图3(e)所示为本发明cis之衬底结构的制备方法阶段性结构示意图。所述cis之衬底结构的制备方法，包括：
执行步骤s1：提供硅基衬底11；
执行步骤s2：将所述硅基衬底11翻转，并在所述硅基衬底11之背面设置低温氧化硅12；
执行步骤s3：在所述低温氧化硅12之异于硅基衬底11的一侧淀积多晶硅层13。
作为本领域技术人员，容易知晓地，所述cis之衬底结构1将会在后续工艺中形成各功能器件层，即所述cis之衬底结构1将会被下线使用。故，所述cis之衬底结构的制备方法，进一步包括：
执行步骤s4：对所述步骤s3的cis之衬底结构1进行翻转，实现后续的其中之一栅极氧化工艺；
执行步骤s5：获得栅极氧化层14之膜层厚度均匀一致的半导体器件。
为了更直观的揭露本发明之技术方案，凸显本发明之有益效果，现结合具体实施方式为例，对所述cis之衬底结构及其制备方法之工艺步骤和工作原理进行阐述。在具体实施方式中，晶圆之“背面”、功能器件层等均为本领域技术人员所熟知，不应视为对本发明技术方案的限制。
请参阅图2、图3(a)～图3(e)，并结合参阅图1，所述cis之衬底结构的制备方法，包括：
执行步骤s1：提供硅基衬底11；
执行步骤s2：将所述硅基衬底11翻转，并在所述硅基衬底11之背面设置低温氧化硅12；更具体地，将所述硅基衬底11翻转，即使得所述硅基衬底11之背面向上。非限制性地列举，所述低温氧化硅12是将所述硅基衬底11置入等离子体增强化学气相沉积膜腔内沉积形成。所述低温氧化硅12的淀积温度小于450℃。所述低温氧化硅12的膜层厚度范围为500～5000埃。
执行步骤s3：在所述低温氧化硅12之异于硅基衬底11的一侧淀积多晶硅层13。作为具体实施方式，优选地，所述多晶硅层13的厚度范围为1000～2000埃。
作为本领域技术人员，容易知晓地，所述cis之衬底结构1将会在后续工艺中形成各功能器件层，即所述cis之衬底结构1将会被下线使用。故，所述cis之衬底结构的制备方法，进一步包括：
执行步骤s4：对所述步骤s3的cis之衬底结构1进行翻转，实现后续的其中之一栅极氧化工艺；
执行步骤s5：获得栅极氧化层14之膜层厚度均匀一致的半导体器件。
显然地，本发明cis之衬底结构1通过在所述硅基衬底11背面的低温氧化硅12上进一步淀积多晶硅层13，不仅有效消除低温氧化硅12在栅极氧化过程中对下层硅片膜层厚度的影响，优化栅极氧化层的膜层均匀性，而且进一步提升产品品质和良率。
综上所述，本发明cis之衬底结构通过在所述硅基衬底背面的低温氧化硅上进一步淀积多晶硅层，不仅有效消除低温氧化硅在栅极氧化过程中对下层硅片膜层厚度的影响，优化栅极氧化层的膜层均匀性，而且进一步提升产品品质和良率。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。