量子点的制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造工艺技术领域，尤其涉及一种量子点的制造方法。
【背景技术】
[0002]随着半导体技术的发展，半导体器件特征尺寸在不断减小，各种新材料和新器件结构也在不断出现并实用化，半导体器件正由微米时代迈向纳米时代。量子阱、量子线和量子点器件在纳米电子、光电子领域有着越来越广阔的应用前景。
[0003]量子点(quantumdots，QDs)是由有限数目的原子组成，三个维度尺寸均在纳米数量级。量子点一般为球形或类球形，是由半导体材料(通常由IIB?VIA或IIIA?VA元素组成)制成的、稳定直径在2?20nm的纳米粒子。量子点是在纳米尺度上的原子和分子的集合体，既可由一种半导体材料组成，如由IIB-VIA族元素(如CdS、CdSe、CdTe、ZnSe等)或IIIA-VA族元素(如InP、InAs等)组成，也可以由两种或两种以上的半导体材料组成。作为一种新颖的半导体纳米材料，量子点具有许多独特的纳米性质。
[0004]目前，关于量子点材料的制造方法，大致可分为三类:化学溶液生长法、外延发和电场约束法。半导体应用比较多的还是利用外延技术，该方法通过在一定的衬底上通过一定的方法形成成核中心，在外延出纳米级的原子团，即量子点。但是，这种方法生长出的量子点的大小、位置都具有一定的随机性，是一种无序的生长模式，较难用于大规模制造。
[0005]中国专利CN 102299056B提供了一种三族氮化物量子点结构的制备方法，该方法需要在衬底上形成碳纳米管阵列，随后在碳纳米管阵列间隙处生长量子点，可见该方法相对复杂，且必须借助碳纳米管，生长出量子点的大小、位置也难以控制。
【发明内容】
[0006]本发明的目的在于弥补上述现有技术的不足，提供一种量子点的制造方法，可以精确控制量子点的大小和位置，适用于大规模制造。
[0007]为实现上述目的，本发明提供一种量子点的制造方法，其包括以下步骤:
[0008]步骤SOI，在硅衬底上依次形成电子材料层、第一硬掩模层、第二硬掩模层、第一图形化材料层；
[0009]步骤S02，光刻刻蚀所述第一图形化材料层停留在所述第二硬掩模层上，形成第一图形化材料层线条；
[0010]步骤S03，在所述第一图形化材料层线条两侧形成第一侧墙，随后去除第一侧墙中间的第一图形化材料层线条；
[0011]步骤S04，以所述第一侧墙为掩模刻蚀所述第二硬掩模层，形成第二硬掩模层线条;
[0012]步骤S05，在形成有第二硬掩模层线条的硅衬底上形成第二图形化材料层；
[0013]步骤S06，光刻刻蚀所述第二图形化材料层停留在所述第一硬掩模层上，形成与所述第二硬掩模层线条相交的第二图形化材料层线条；
[0014]步骤S07，在所述第二图形化材料层线条两侧形成第二侧墙，随后去除第二侧墙中间的第二图形化材料层线条；
[0015]步骤S08，以所述第二侧墙为掩模刻蚀所述第二硬掩模层，形成第二硬掩模层块；
[0016]步骤S09，以所述第二硬掩模层块为掩模刻蚀所述第一硬掩模层以及电子材料层，并去除所有第一硬掩模层和第二硬掩模层，形成电子材料的量子点。
[0017]进一步地，步骤S06中第二图形化材料层线条与第二硬掩模层线条相互垂直，步骤S08中形成的为第二硬掩模层方块。
[0018]进一步地，所述制造方法还包括通过控制第一图形化材料层线条和/或第二图形化材料层线条的宽度，来确定形成的量子点的间距。
[0019]进一步地，所述第一图形化材料层和/或第二图形化材料选自APF(Advancedpatterningfilm)材料、TEOS(正娃酸乙醋)、多晶娃或无定型娃。
[0020]进一步地，所述第一侧墙和第二侧墙通过原子层淀积工艺(ALD)形成。
[0021]进一步地，所述第一侧墙和第二侧墙的厚度为l-100nm。
[0022]进一步地，所述第一侧墙和第二侧墙为氮化硅或二氧化硅。
[0023]进一步地，步骤S03包括淀积氮化硅，并去除所述第一图形化材料层线条顶部和第二硬掩模层表面的氮化硅，保留第一图形化材料层线条两侧的氮化硅以形成第一侧墙，步骤S04还包括形成第二硬掩模层线条之后去除第一侧墙。
[0024]进一步地，步骤S07包括淀积氮化硅，并去除所述第二图形化材料层线条顶部和第一硬掩模层表面的氮化硅，保留第二图形化材料层线条两侧的氮化硅以形成第二侧墙，步骤S08还包括形成第二硬掩模层块之后去除第二侧墙。
[0025]进一步地，所述电子材料层选自IIB?VIA族或IIIA?VA族元素。
[0026]进一步地，所述电子材料层的厚度为l-100nm。
[0027]本发明提供的量子点制造方法，利用在光刻刻蚀后第一图形化材料层线条的两侧形成第一侧墙，第一侧墙厚度即为后续制得量子点的一维尺寸，随后在第二图形化材料层的两侧形成第二侧墙，第二侧墙厚度即为量子点另一个一维尺寸，由此来精确控制量子点的大小，而通过第一图形化材料层线条和第二图形化材料层线条的位置及宽度，可以精确控制量子点的位置和间距。本发明适用于大规模生产制造。
【附图说明】
[0028]为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中:
[0029]图1是本发明量子点制造方法的流程示意图；
[0030]图2至图10为本发明量子点制造方法的各步骤示意图。
【具体实施方式】
[0031]请参阅图1，并同时参阅图2至图10，本实施例的量子点制造方法包括以下步骤:
[0032]步骤S01，如图2所示，在硅衬底10上依次形成电子材料层11、第一硬掩模层12、第二硬掩模层13、第一图形化材料层14，并涂布后续光刻刻蚀工艺所需抗反射层15和光刻胶16。
[0033]本实施例中，电子材料层可选自IIB?VIA族或IIIA?VA族元素等常用于制备量子点的材料，电子材料层的厚度可根据需要进行调整，较佳地为Ι-lOOnm，更佳地为l-20nm，以保证在高度的维度上为量子点尺寸。本实施例中，第一图形化材料层以及后续的第二图形化材料层可以选自APF材料、TEOS、多晶硅和无定型硅。本步骤各层次的形成工艺可参照现有技术。
[0034]步骤S02，如图3所示，光刻刻蚀第一图形化材料层14并停留在第二硬掩模层13上，形成第一图形化材料层线条141。
[0035]本步骤可采用本领域常规手段进行光刻刻蚀，形成的第一图形化材料层线条宽度决定后续形成的量子点的间距，可根据实际需要进行调整。本步骤可包括随后对第一图形化材料层线条141上方抗反射层和光刻胶的而去除。
[0036]步骤S03，如图4至图6所示，在第一图形化材料层线条141两侧形成第一侧墙142，随后去除第一侧墙142中间的第一图形化材料层线条141。
[0037]本步骤中，第一侧墙的材料优选但不限于氮化硅、二氧化硅，淀积工艺优选但不限于原子层淀积工艺。具体地，本步骤可依次包括:淀积一层氮化硅薄膜，如图4所示；回刻去除第一图形化材料层线条141顶部以及第二硬掩模层13表面的氮化硅，保留第一图形化材料层线条141两侧的氮化硅以形成第一侧墙142，如图