专利名称：形成量子点和使用该量子点形成栅极的方法
技术领域：
本发明涉及半导体技术。更具体地，本发明涉及一种用于形成 量子点以用于制造超樣史半导体器件的方法和一种用于4吏用该量子 点形成4册纟及的方法。
背景技术：
随着具有高速运算能力和增长的大容量存储能力的半导体器
件的发展，制造技术已经得到了发展以便制造具有改进的集成度、 可靠性、和响应速度的半导体器件。
普通半导体器件的一个实例是闪存，其是由包括形成于半导体 器件坤十底上的隧穿介电层(tunneling dielectric layer)的总4册才及 (general gate )、形成于隧穿介电层上的浮4册(floating gate )、形成 于浮4册上的氧化物-氮化物-氧化物(ONO)层、以及形成于ONO 层上的控制才册极(control gate)组成的。在本领域中目前已知的器 件里，总栅极的最小垂直厚度是受限的，使其难于在上述结构的总栅极中形成沟道。不幸地是，这种限制妨碍了器件的集成度。此外， 总才册极结构的厚度要求不能被应用于嵌入式闪存。
为了减轻这些困难，近来已经建议将硅(Si)量子点作为浮栅
的替代物。例如，图l是示出了在本领域中目前已知的含有量子点 的普通传统栅极的结构的横截面图。参考图1,在半导体衬底l上
形成隔离层2以便定义半导体衬底1的有源区和无源区。接下来， 在半导体^于底1的整个表面上气相沉积氧化物，/人而形成第一棚—及 介电层3，或隧穿介电层。通过将诸如SiON的氮化物气相沉积到 第一棚4及介电层3上来形成第二4册极介电层4。该第二栅4及介电层 4包括过多的硅原子，其易于与氧原子结合以便形成Si-O结构。第 二才册极介电层4被形成为比在后续过程中形成的包括量子点的层 厚。
此外，将导电金属层(未示出)沉积到第二棚4及上，并且对该 导电金属层执行热处理。由于热处理，第二栅极介电层4的硅原子 和导电金属层(未示出)的金属原子净皮移动为4皮此靠近，乂人而在第 二4册极介电层4上形成量子点6。然后，去除导电金属层(未示出)， 并将栅电极材料5沉积到包括量子点6的第二4册极介电层4上。
然后，通过执4于蚀刻处理形成棚—及图案，并在邻近该棚4及的位 置处的半导体衬底1的下部处形成源极和漏极。因此，完成对半导 体器件的栅极的构造。
此外，尽管上面未描述，但是根据传统方法，通过诸如氧化物 或氮化物的介电材料使具有量子点的介电层绝缘，然后气相沉积用 于控制棚-才及的栅-极多晶石圭(gate poly )。
在这种结构中，需要以一致的大小和一致的间距形成量子点。 然而这4艮难办到，因为传统方法典型地通过气相沉积非晶多晶石圭
8(amorphous poly )并通过热处5里工艺4吏用凝聚作用(agglomeration ) 来形成量子点，佳:得4艮难在量子点之间实现一致的间距。
发明内容
因此，本发明旨在形成量子点以及4吏用该量子点形成棚4及的方
法，这些方法充分地避免了相关4支术的一个或多个问题、限制或缺 占
J 、 、、 o
本发明的目的是提供一种用于形成包括量子点的栅极的方法， 这些量子点以一致的间距和一致的形状形成以便实现电稳定器件。
为了达到这些目的和其他优点，并4艮据本发明的目的，本发明 的一个方面是一种用于形成包4舌量子点的棚4及的方法。该方法包
括在晶片表面上形成光刻胶图案；通过使用光刻胶图案执行蚀刻 处理来在晶片表面上以一致的间距形成多个孩么坑(micro pit);在形 成有樣i坑的晶片表面上形成硅介电层；在硅介电层上沉积导电金属 层，并对该导电金属层执行热处理；通过在珪介电层上与微坑相对 应的位置处排列导电金属层的金属原子来形成量子点；从形成有量 子点的硅介电层上去除导电金属层；在硅介电层上形成介电层；以 及在该介电层上形成栅极多晶硅。
本发明的另 一个方面是一种用于4吏用量子点形成4册才及的方法， 包括在晶片表面上单元区域里形成光刻胶图案；通过使用光刻胶图 案执行蚀刻处理来在晶片表面上以一致的间距形成多个微坑；在形 成有微坑的晶片表面上形成第一介电层；在第一介电层上沉积硅基 第二介电层；在第二介电层上沉积导电金属层并对导电金属层执行 热处理；通过在第二介电层上与微坑相对应的位置处排列导电金属 层的金属原子来形成量子点；从形成有量子点的第二介电层上去除导电金属层；在第二介电层上形成介电层；以及在该介电层上形成 才册才及多晶石圭。
本发明的再一个方面是一种用于使用多个量子点形成栅极的 方法，包括在晶片表面上单元区域里形成第一介电层；在第一介电 层上形成光刻胶图案；通过使用光刻胶图案执行蚀刻处理来在第一 介电层上以 一致的间距形成多个孩史坑；在形成有孩O亢的第 一介电层 的表面上形成籽晶石圭层(seed Si layer);在籽晶石圭层上沉积导电金 属层并对导电金属层批j亍热处理；通过在冲予晶石圭层上与4效坑相对应 的位置处排列导电金属层的金属原子来形成量子点；从形成有量子 点的籽晶硅层上去除导电金属层；在籽晶硅层上形成介电层；以及 在该介电层上形成栅极多晶硅。
本发明的其他J尤点、目的和特4正， 一部分将在下文中阐述，一 部分通过对下文的分析，对于本领域的普通技术人员而言是显而易 见的或者可以从本发明的实施中获得。可以通过所写的说明书及其 权利要求以及附图中特别指出的结构来实现和达到本发明的目的 和其他优点。
可以理解的是，本发明的上述总体描述和以下的详细描述都是 示例性的和i兌明性的，并且旨在才是供如所要求保护的本发明的进一 步解释。
附图(其被包含以提供对本发明的进一步理解以及被并入并且 构成为本申请的一部分)、附图示出了本发明的(多个)实施例， 并与i兌明书一起用于阐述本发明的原理。在附图中
图1是示出应用量子点的传统4册才及的结构的4黄截面10图2示出才艮据本发明实施例用在产生用于形成量子点的坑的光 刻月交图案；
图3示出根据本发明实施例在根据图2的图案蚀刻之后的晶片 表面；以及
图4示出根据本发明实施例形成于微坑区上的量子点。
具体实施例方式
额外的目的、特征和优点从以下结合附图的优选实施例的详细 描述中将变得显而易见。
现在将参照本发明的优选实施例的结构和4喿作。此外，可以清 楚地理解的是，仅通过实例来描述本说明书中的结构和操作，而不 作为对本发明范围的限制。
在下文中，将参照附图详细描述根据本发明实施例的用于形成 量子点的方法和用于4吏用该量子点形成棚4及的方法。
首先，在晶片上形成隔离层以便定义单元区域。然后，如图2 所示，光刻胶图案20形成有被设计为在晶片表面上以一致的间距 形成^f效坑的图案。图2示出^4居本发明实施例用于产生用于形成量 子点的坑的光刻胶图案。光刻胶图案20包括多个开口，用于以一 致的间距暴露晶片表面，以便形成以 一致的间距分布的坑图案。
在图2示出的一个实例中，开口图案可以包括具有菱形形状的 开口区IO,其遍及晶片表面以一致的间3巨排列。
接下来，使用光刻胶图案执行蚀刻处理以便产生多个微坑30, 这些微坑以一致的间距分布在晶片表面上，如图3所示。更具体地，
ii在一个实施例中，可以执4亍Secco々虫刻(Secco etching)以l更形成 樣吏坑30。在这种实施例中，诸如包含KON, NaOH的化合物溶液 等的Secco蚀刻剂可以;故用作蚀刻剂。因此，在晶片的单元区i或里 或者晶片上的层上形成微坑30。在使用Secco蚀刻剂的优选实施例 中，i亥々虫刻剂通过结晶4b工艺(crystallization process )来产生用于 微坑30的图案。
图3示出了使用图2的图案被蚀刻后的晶片表面。这里，微坑 30的尺寸具有小于或等于10nm的宽度和小于或等于10nm的深度。 在本实施例中，调整包括蚀刻温度和时间的条件，从而使坑30的 宽度和深度都小于或等于10nm。然而，该条件不限于特定数值， 因此在本文中将省略关于具体实例的解释。
接下来，如图3所示，在具有微坑30的晶片上形成将在其上 形成有量子点的硅(Si)介电层。
在硅介电层上沉积导电金属层，并对晶片执行热处理。在这个 工艺期间，硅介电层的硅原子和导电金属层的金属原子相对彼此移 动，使多个量子点40形成在硅介电层上。更具体地，导电金属层 的金属原子被注入到硅介电层上与形成于晶片表面上的微坑30的 4立置相对应的^f立置中。因此，如图4所示形成多个量子点40。
然后，/人形成有量子点40的石圭介电层上去除导电金属层。
然后，使用诸如氧化物或氮化物的介电材料使具有量子点的硅 介电层绝缘。然后，在介电材料上形成控制栅极以便形成具有量子 点40的4册才及。在上述描述中，尽管微坑30形成于晶片表面上，但是本发明 并不限于这种结构。因此，可以在其他层上形成孩吏坑以l更可以在其 他各层上形成量子点。
例如，可以将诸如隧穿氧化层的介电层首先气相沉积到晶片表 面上，并且可在介电层的表面上形成如图2所示的光刻胶图案，以 便根据光刻胶图案在介电层的表面上形成微坑。
根据另一个实例，在晶片表面上形成孩史坑，并将诸如隧穿氧化 层的介电层气相沉积到具有在其上形成的微坑的晶片上。然后，可 以在介电层上形成用于形成量子点的硅介电层。
在下文中，将更详细地描述一种在浮斥册上形成量子点的方法。
首先，在晶片上形成用于定义单元区域的隔离层。然后，在单 元区内的晶片表面上形成诸如图2中所示的图案的光刻月交图案，以 便以一致的间距形成微坑。然后，使用光刻胶图案执行蚀刻处理， 以便形成以一致的间距分布于晶片表面上的微坑。然后，通过将氧 4b物气相沉积到形成有樣i坑的晶片上来形成隧穿介电层。
在此之后，通过将诸如SiON的硅氧化物或硅氮化物气相沉积 到隧穿介电层上来形成硅基浮栅，并将导电金属层沉积到浮栅上。
然后，如果关于晶片执4亍热处理，则浮4册的石圭原子和导电金属 层的金属原子相对彼此移动。更特别地，将导电金属层的金属原子 注入到浮栅中，并且将注入的金属原子排列在浮栅上与晶片上的微 坑相对应的位置处。因此，在浮栅上形成量子点以与孩i坑相对应。如图4所示，所有的量子点被排列在微坑的区域内，这是因为 樣史坑内的应力最大，因此在对应于樣i坑的位置处发生凝聚作用。图 4示出了在孩t坑的区域内形成量子点的状态。
接下来，从形成有量子点的浮栅中去除导电金属层。然后，如 上所述在浮栅上形成量子点之后，通过将氧化物或氮化物气相沉积 到浮栅上来使浮栅绝缘以便制造其他栅极结构。然后，气相沉积用 于控制栅极的栅极多晶硅，从而完成应用量子点的棚-极结构。
在下文中，将详细描述形成量子点的另一个实例。首先，在晶 片上形成用于定义单元区域的隔离层。接下来，通过将氧化物气相 沉积到晶片上来形成隧穿介电层。然后，在单元区域内的隧穿介电 层的表面上形成诸如图2中所示的图案的光刻月交图案，从而以一致 的间距形成微坑。然后，使用光刻胶图案执行蚀刻处理以便形成多 个微坑，这些微坑以一致的间距(如图3所示的间距)分布于隧穿 介电层的表面上。然后，3夺非晶泮予晶石圭层(amorphous seed Si layer ) 气相沉积到具有形成于其上的孩t坑的隧穿介电层上。在本文中，在 大约470华氏度到530华氏度之间的处理温度下形成籽晶硅层，使 其具有最大20nm的厚度。
可选地，可以在沉积导电金属层之前将氧化物层气相沉积到籽 晶硅层上。
同时，将诸如磷(P)的导电金属层沉积到籽晶硅层上，在N2 环境下执行热处理。特别地，执行热处理以l更才艮据输入脉冲以预定 的时间周期将磷原子注入到籽晶硅层中。根据这种方法，可以实现 更有步丈的电荷陷阱(charge trap )。
在热处理期间，冲予晶石圭层的石圭原子和导电金属层的磷原子相对 彼此移动。更具体地，将可包含多个磷原子的导电金属注入到籽晶硅层中并排列在籽晶硅层上与隧穿氧化层中的樣l坑相对应的位置 处。因此，在对应于樣吏坑的籽晶硅层的位置上形成量子点。
如图4所示，所有的量子点被排列在樣吏坑的区域内，这是因为 应力在微坑里是最大的，因此在对应于微坑的位置处发生导电材料 的凝聚作用。图4示出了量子点形成于微坑区域内的状态。
接下来，从籽晶硅层中去除导电金属层，并通过将氧化物或氮 化物气相沉积到籽晶硅层上来使具有量子点的籽晶硅层绝缘，以便 形成其4也的4册才及结构。此后，气相沉积棚-才及多晶石圭，从而完成应用 了量子点的棚4及结构。
如上上述显而易见，并根据本发明的实施例，因为以一致的间 距和一致的尺寸来形成硅量子点，所以可以实现电稳定的器件，从 而保证了器件的可靠性。
尽管已经示出并描述了本发明的实施例，但是本领域技术人员 将理解，在不背离本发明的原理和精神的情况下可以对本发明的实 施例进行改变，本发明的范围4皮限定在权利要求书及其等同物中。
权利要求
1. 一种用于形成具有量子点的栅极的方法，包括在晶片表面上形成光刻胶图案，以便以一致的间距形成多个微坑；蚀刻所述光刻胶图案，以便以一致的间距形成多个微坑；在具有所述微坑的所述晶片表面上形成硅介电层；在所述硅介电层上沉积导电金属层并对所述导电金属层和所述硅介电层执行热处理；通过将所述导电金属层的金属原子排列在所述硅介电层上与所述微坑相对应的位置处，在所述硅介电层中形成量子点；从具有所述量子点的所述硅介电层上去除所述导电金属层；在形成有所述量子点的所述硅介电层上形成介电层；以及在所述介电层上形成栅极多晶硅。
2. 根据权利要求1所述的用于形成具有量子点的栅极的方法，其 中，形成所述微坑使得所述微坑的宽度和深度均小于或等于 10nm。
3. 根据权利要求1所述的用于形成具有量子点的栅极的方法，其 中，在所述晶片表面上沉积隧穿氧化层，并在所述隧穿氧化层 上形成所述光刻胶图案。
4. 根据权利要求1所述的用于形成具有量子点的栅极的方法，其 中，所述光刻胶图案包括具有菱形形状的多个开口区，所述多 个开口区以一致的间距遍及整个晶片表面排列，使得能够以一 致的间距分布所述^f效坑。
5. 一艮据权利要求1所述的用于形成具有量子点的栅极的方法，其 中，所述蚀刻处理包括在所述光刻月交图案上4吏用KOH或 NaOH蚀刻剂。
6. 根据权利要求1所述的用于形成具有量子点的栅极的方法，其 中，形成在所述石圭介电层上的所述介电层包括氧化层或氮化 层。
7. 才艮据权利要求1所述的用于形成具有量子点的棚4及的方法，其 中，通过在470华氏度到530华氏度之间的温度下形成具有约 20nm厚度的非晶籽晶硅层而形成硅基第二介电层。
8. —种用于形成具有量子点的棚4及的方法，包4舌在晶片表面上单元区域中形成光刻月交图案，以1更以一致 的间距形成孩t坑；使用所述光刻胶图案进行蚀刻，以便在所述晶片表面上 以一致的间3巨形成多个孩i坑；在形成有所述微坑的所述晶片表面上形成第 一介电层；在所述第一介电层上沉积硅基第二介电层；在所述第二介电层上沉积导电金属层并对所述导电金属 层执行热处理；将所述导电金属层的所述金属原子排列在所述第二介电 层上与所述孩i坑相对应的位置处，以《更形成量子点；^v形成有所述量子点的所述第二介电层上去除所述导电金属层；在形成有所述量子点的所述第二介电层上形成介电层；以及在所述介电层上形成栅极多晶硅。
9. 根据权利要求8所述的用于形成具有量子点的栅极的方法，其 中，在形成有所述孩i坑的所述晶片表面上形成所述第一介电层 包括将氧化物气相沉积到所述晶片表面上。
10. 根据权利要求8所述的用于形成具有量子点的栅极的方法，其 中，所述蚀刻处理包括在所述光刻胶图案上^f吏用KOH或 NaOH蚀刻剂。
11. 根据权利要求8所述的用于形成具有量子点的栅极的方法，其 中，形成于所述第二介电层上的所述介电层包括氧化层或氮化 层。
12. 根据权利要求8所述的用于形成具有量子点的栅极的方法，其 中，通过在470华氏度到530华氏度之间的温度下形成具有约 20nm厚度的非晶籽晶硅层，形成所述硅基第二介电层。
13. 根据权利要求8所述的用于形成具有量子点的栅极的方法，其 中，形成所述微坑，使得所述微坑的宽度和深度均小于或等于 10nm。
14. 根据权利要求8所述的用于形成具有量子点的栅极的方法，其 中，所述光刻胶图案包括具有菱形形状的多个开口区，所述多 个开口区在所述晶片表面上以一致的间距排列，使得能够以一 致的间距形成所述孩i坑。
15. —种用于形成具有量子点的棚-极的方法，包括在晶片表面上单元区域中形成第一介电层；在所述第一介电层上形成光刻月交图案，以1更以一致的间 距形成多个孩1坑；使用所述光刻胶图案对所述第 一介电层执行蚀刻处理， 以便以 一致的间距在所述第 一介电层上形成多个孩i坑；在具有所述微坑的所述第 一介电层的表面上形成籽晶硅层；在所述籽晶硅层上沉积导电金属层，并对所述导电金属 层执行热处理；通过将所述导电金属层的金属原子排列在所述籽晶硅层 上与所述樣i坑相对应的位置处来形成量子点；从形成有所述量子点的所述籽晶珪层上去除所述导电金 属层；在形成有所述量子点的所述冲子晶石圭层上形成介电层；以及在所述介电层上形成栅极多晶硅。
16. 才艮据4又利要求15所述的用于形成具有量子点的棚4及的方法， 其中，所述光刻胶图案包括具有菱形形状的多个开口区，所述 多个开口区以一致的间距排列在所述晶片表面上。
17. 才艮据4又利要求15所述的用于形成具有量子点的棚4及的方法， 其中，形成所述微坑，使得宽度和深度均小于或等于10nm。
18. 根据权利要求15所述的用于形成具有量子点的栅极的方法， 其中，所述蚀刻处理包括在所述光刻月交图案上4吏用KOH或 NaOH蚀刻剂。
19. 根据权利要求15所述的用于形成具有量子点的栅极的方法， 其中，在所述晶片表面上形成所述第一介电层包括将氧化物气 相沉积到所述晶片表面上。
20. 一艮据权利要求15所述的用于形成具有量子点的栅极的方法， 其中，通过在470华氏度到530华氏度之间的温度下形成具有 约20nm厚度的非晶籽晶硅层，形成硅基第二介电层。
全文摘要
披露了用于使用量子点形成栅极的方法。更具体地，本发明涉及一种用于形成量子点以用于制造包括具有该量子点的栅极的超微半导体器件的方法。本发明能够以一致的尺寸和一致的间距形成量子点，以便实现电稳定的器件。
文档编号H01L21/02GK101471251SQ20081013120
公开日2009年7月1日 申请日期2008年7月30日 优先权日2007年12月26日
发明者金载熙 申请人:东部高科股份有限公司