的半导体集成电路的结构例的电路图。该半导体集成电路装置包括电源端子Pl及P2、信号端子P3、二极管I及二极管2、电源配线3及电源配线4、静电保护电路10、内部电路20。电源配线3和电源配线4各自具有电阻部分。此外，内部电路20包括P沟道MOS晶体管QP20、和N沟道MOS晶体管QN20。
[0040]在图1及图2中，作为一个示例而示出了如下情况，S卩，静电保护电路10经由节点NI而被连接于被供给有高电位侧的电源电位VDD的电源端子Pl，并且经由节点N2而被连接于被供给有低电位侧的电源电位VSS的电源端子P2。以下对该情况进行说明。
[0041]例如，当通过静电的放电而在电源端子P2上施加有正电荷时，正电荷经由二极管2而向信号端子P3放出，或者经由二极管2及二极管I而向电源端子Pl放出，因此，不会向内部电路20施加过大的电压，从而能够防止对内部电路20的破坏。因此，问题是在二极管I及二极管2中的至少一方上施加有反电压的情况。
[0042]图1示出了通过静电的放电而在信号端子P3上施加有正电荷而电源端子P2被接地的情况下的放电路径。通过静电的放电，波动电流Iesd沿着二极管1、电源配线3、静电保护电路10及电源配线4的路径流动。
[0043]在放电工作中，只要与被施加有反电压的二极管2并联连接的晶体管QN20的漏极?源极间电压小于致使晶体管QN20破坏的电压V.，静电保护电路10就能够保护内部电路20。为此，需要满足下式(I)。
[0044]VF+Vff+VPC< Vdmg-..⑴
[0045]在此，％为二极管I的正向电压，Vw为电源配线3的电阻部分有波动电流I ■流过时所产生的电压，1为静电保护电路10中有波动电流IESD流过时所产生的电压。
[0046]此外，图2中示出了通过静电的放电而在信号端子P3上施加有负电荷而电源端子Pl被接地的情况下的放电路径。通过静电的放电，波动电流Iesd沿着电源配线3、静电保护电路10、电源配线4以及二极管2的路径流动。
[0047]在放电工作中，只要与被施加有反电压的二极管I并联连接的晶体管QP20的源极?漏极间电压小于致使晶体管QN20破坏的电压V.，静电保护电路10就能够保护内部电路20。为此，需要满足下式(2)。
[0048]VF+Vff+VPC< V DMG...(2)
[0049]在此，％为二极管2的正向电压，Vw为电源配线4的电阻部分有波动电流I ■流过时所产生的电压，1为静电保护电路10中有波动电流IESD流过时所产生的电压。
[0050]由式(I)及式⑵可知，在图1所示的情况和图2所示的情况下，用于保护内部电路20的条件可以用相同的数学式来表示。即，放电路经上的设备上所产生的电压的总和小于致使内部电路20的元件破坏的电压V.即为用于保护内部电路20的条件。
[0051]第一实施方式
[0052]图3为示出本发明的第一实施方式所涉及的静电保护电路的结构例的电路图。如图3所示，静电保护电路10包括:作为第一?第三阻抗元件的电阻元件Rl?R3、电容器Cl、作为第一晶体管的P沟道MOS晶体管QP10、作为第二晶体管的N沟道MOS晶体管QN10、检测电路11、放电电路12。
[0053]静电保护电路10经由节点NI而与被供给有高电位侧的电位的第一端子相连接，并且经由第二节点N2而与被供给有低电位侧的电位的第二端子相连接。包括在节点3处相互连接的电阻元件Rl以及电容器Cl的串联电路被连接于节点NI与节点N2之间。在本实施方式中，电阻元件Rl被连接于节点NI与节点N3之间，电容器Cl被连接于节点N3与节点N2之间。
[0054]电容器Cl可以使用分别形成在多个配线层上的多个电极构成，也可以使用至少一个MOS晶体管而构成。例如，通过将N沟道MOS晶体管的漏极、源极、以及背栅作为第一电极，而将栅极作为第二电极，从而能够构成电容器Cl。
[0055]晶体管QPlO被连接于节点NI与节点N4之间，随着电阻元件Rl上产生的电压的上升而导通。即，晶体管QPlO具有被连接于节点NI上的源极、被连接于节点N4上的漏极、被连接于节点N3上的栅极，且在节点NI与节点N3之间的电压达到阈值电压以上时被导通。
[0056]电阻元件R2被连接于节点N4与节点N5之间。此外，电阻元件R3被连接于节点N5与节点N2之间。在此，电阻元件R2及R3构成了对节点N4与节点N2之间的电压进行分压的分压电路。
[0057]晶体管QNlO随着被分压电路分压了的电压的上升而被导通，从而使流向电阻元件Rl的电流增加。即，晶体管QNlO具有连接于节点N3的漏极、连接节点N2的源极以及连接于节点N5的栅极，且在节点N5与节点N2之间的电压达到阈值电压以上时被导通。
[0058]检测电路11在检测出晶体管QNlO为导通状态时将输出信号激活。例如，检测电路11包括逆变器，所述逆变器由P沟道MOS晶体管QPll和N沟道MOS晶体管QNll构成。晶体管QPll具有连接于节点NI上的源极、连接于输出端子OUT上的漏极、连接于输入端子IN上的栅极。此外，晶体管QNll具有连接于输出端子OUT上的漏极、连接于节点N2上的源极和连接于输入端子IN上的栅极。
[0059]逆变器对供给至输入端子IN上的节点N3的电位是高电平还是低电平进行检测，将该电平反相，并将具有反相后的电平的输出信号从输出端子OUT输出。由此，检测电路11在电阻元件Rl上产生的电压相对于节点NI与节点N2之间的电压的比例增大到大于预定的比例(例如50%)时，将输出信号激活。作为检测电路11，除逆变器以外，还可以使用比较器。
[0060]放电电路12例如包括N沟道MOS晶体管QN12。晶体管QN12具有连接于节点NI上的漏极、连接于节点N2上的源极、被供给有检测电路11的输出信号的栅极。放电电路12在检测电路11的输出信号被激活为高电平时，电流从节点NI流向节点N2。
[0061]在此，对图3所示的静电保护电路10的工作进行说明。
[0062]当在节点NI与节点N2之间施加有正电压(节点NI的电位>节点N2的电位)时，根据电阻元件Rl以及电容器Cl的时间常数，电流从节点NI经由电阻元件Rl以及电容器Cl而流向节点N2，从而实施电容器Cl的充电。由此，节点N3的电位根据电阻元件Rl和电容器Cl的时间常数，相对于节点N2的电位而上升。
[0063]在通常工作时，如果施加在节点NI与节点N2之间的电压缓慢上升，则节点NI与节点N3之间的电压成为小于晶体管QPlO的阈值电压的状态，而晶体管QPlO维持断开状态。另一方面，在通常工作时或通过静电的放电而使施加在节点NI与节点N2之间的电压急剧上升的情况下，节点NI与节点N3之间的电压达到晶体管QPlO的阈值电压以上，晶体管QPlO导通。但是，在该时间点处，检测电路11的输入端子IN的电位成为高电平。
[0064]由于晶体管QPlO被导通，因而由电阻元件R2以及R3构成的分压电路上施加有电压，从而节点N5与节点N2之间的电压从OV开始上升。在此，如果节点NI与节点N2之间的电压小于预定的值，则节点N5与节点N2之间的电压成为小于晶体管QNlO的阈值电压的状态，而晶体管QNlO维持断开状态。另一方面，如果节点NI与节点N2之间的电压在预定的值以上，则节点N5与节点N2之间的电压成为晶体管QNlO的阈值电压以上，晶体管QNlO被导通。
[0065]由于通过晶体管QNlO被导通，从而流向电阻元件Rl的电流增加，节点NI与节点N3之间的电压上升，因此，流向晶体管QPlO的电流增加(正回归)。同时，检测电路11的输入端子IN的电位成为低电平，检测电路11的输出信号被激活为高电平。由此，放电电路12的晶体管QNl2开始使电流从节点NI流向节点N2。
[0066]此外，由于流向晶体管QPlO的电流增加，因此流向电阻元件R2及电阻R3的电流增加。其结果为，节点N5与节点N2之间的电压上升，因此，流向晶体管QNlO的电流增加(正回归)。同时，流向放电电路12的晶体管12的电流也将增加。
[0067]当流向放电电路12的晶体管QN12的电流增加时，节点NI与节点N2之间的电压降降低为低于与预定的值。由此，节点N5与节点N2之间的电压降降低为低于晶体管QNlO的阈值电压，因此，晶体管QNlO将从导通状态转变为断开状态。其结果为，流向电阻元件Rl的电流将减少，因此，检测电路11的输出信号被激活为低电平，放电电路12的晶体管QNl2从导通状态转变为断开状态，从而节点NI与节点N2之间的电压大致被保持固定。
[0068]如此，在晶体管QPlO以及晶体管QNlO从断开状态转变为导通状态之际，由电阻元件Rl和电容器Cl的时间阐述以及节点NI与节点N2之间的电压来决定转变的条件。另一方面，当晶体管QPlO以及晶体管QNlO —旦成为导通状态时，则无论电阻元件Rl和电容器Cl的时间常数如何，在节点NI与节点N2之间的电压为较高的状态下，晶体管QPlO以及晶体管QNlO均继续保持导通状态。
[0069]因此，尽管在通常使用时因电源输入而使电源电压急剧上升的情况下，只要节点NI与节点N2之间的电压小于预定的值，静电保护电路10就不会开始保护工作。此外，当通过静电的放电而使静电保护电路10 —旦开始进行保护工作时，只要节点NI与节点N2之间的电压在预定的值以上，静电保护电路10就不会停止进行保护工作。如此，根据本实施方式，能够通过简单的电路结构，提供一种在通常工作时不会误工作，可获得相对于静电的放电的充分的保护特性的静电保护电路10。
[0070]根据以上的工作原理，在静电保护电路10的两端间的电压保持为预定的值的同时，电流在放电路径中流过。以下，将静电保护电路10的两端间所保持的电压成为“保持电压”。在本实施方式中，保持电压成为大致固定的值。
[0071]保持电压VhS晶体管QNlO从导通状态转变为断开状态时的节点NI与节点N2之间的电压，可以通过下式⑶来拟合。
[0072]VhN VthQN10X (R2+R3)/R3 *..⑶
[0073]此处，Vthemc^晶体管QNlO的阈值电压，R 2为电阻元件R2的电阻值，R 3为电阻元件R3的电阻值。但是，电阻值RjPR3是充分大于晶体管QPlO的导通电阻的值。根据式
(3)来选择电阻元件R2以及R3的电阻值，从而能够设定所需的保持电压VH。
[0074]当作为第一阻抗元件或第三阻抗元件而采用电阻元件时，由于电阻元件的电阻值是固定的，因此电阻元件Rl和电容器Cl的时间常数的设定、晶体管QNlO的导通条件的设定较为容易。也可以使用电阻元件以外的设备作为阻抗元件，对此将在后文进行详细说明。
[0075]图4为示出在图1所示的半导体集成电路装置中采用了图3所示的静电保护电路的情况下的1-V特性的图，图5为示出在图1所示的半导体集成电路装置中采用了现有的静电保护电路的情况下的1-V特性的图。在图4及图5中，横轴表示放电路径中的静电保护电路等的两端间的电压，纵轴表示放电路径中流过的电流。
[0076]如图4所示，本发明的第一实施方式所涉及的静电保护电路10由于在两端间的电压为绝对最大定格电压Vabs以下的区域内不开始进行保护工作，因此在放电路径中不会有电流流过。另一方面，当两端间的电源超过预定的电压Vp时，静电保护电路10开始进行保护工作，放电路径中开始有电流流过。当放电电路中流过的电流超过预定的电流Ip时，静电保护电路10使两端间的电压保持为大致固定的值。尽管在考虑配线电阻和二极管上产生的电压的情况下，但在放电路径中流过的电流到达了目标电流时，在半导体集成电路装置的段子间的电压与致使内部电路20的元件破坏的电压Vdk之间也存在电压盈余。
[0077]另一方面，在专利文献I的图1中示出的现有的静电保护电路中，未设置由多个电阻元件构成的分压电路。在该情况下，如图5所示，在静电保护电路的两端间的电压低于绝对最大额定电压Vabs的区域中，静电保护电路开始进行保护工作，放电路径中开始有电流流过。在这种情况下，即使在通常工作的情况下，也会因电源输入所产生的电源电压的急剧上升而使静电保护电路开始进行保护工作从而有电流流过，由此半导体集成电路装置可能进行误工作。因此，当使用现有的静