[0166]在式(3)中，保持电压Vh相对于晶体管QNlO的阈值电压Vth _而具有(R2+R3)/R3倍的误差。相对于此，式(11)中的保持电压误差为晶体管QNlO的阈值电压VthQNJ9误差与晶体管QNl的阈值电压VthQN1的误差之和。因此，能够提供相对于晶体管QNlO的阈值电压Vth_的误差而保持电压V1^变动较小的静电保护电路。此外，由于晶体管QNl的阈值电压VthQN1较小，因此能够将保持电压Vh设定得较低。
[0167]图12 (f)示出了 N沟道MOS晶体管QN2，其具有连接于高电位侧的节点N+的漏极和连接于低电位侧的节点N-的源极及栅极。例如可以在图3所示的第一实施方式所涉及的静电保护电路10中使用该晶体管QN2来替代电阻元件R2。
[0168]在图3中，在节点NI与节点N2之间被施加的电压急剧上升的情况下，当节点NI与节点N3之间的电压上升并达到晶体管QPlO的阈值电压以上时，晶体管QPlO被导通。当通过由晶体管QPlO所施加的电压而使晶体管QN2击穿时，电阻元件R3中将流有电流，节点N5与节点N2之间的电压降从OV起上升。
[0169]使用晶体管QN2来替代电阻元件R2的情况下的静电保护电路10的保护电压Vh通过下式(12)来拟合。
[0170]VhN Vth QN10+VBQN2...(12)
[0171]此处，VthQN1A晶体管QNlO的阈值电压，Vbqp2S晶体管QN2的击穿电压。
[0172]在式(3)中，保持电压Vh相对于晶体管QNlO的阈值电压Vth _而具有(R2+R3)/R3倍的误差。相对于此，式(12)中的保持电压误差为晶体管QNlO的阈值电压VthQNJ9误差与晶体管QN2的击穿电压Vbqp2的误差之和。因此，能够提供相对于晶体管QNlO的阈值电压Vth_而保持电压V亦变动较小的静电保护电路。
[0173]图12(g)示出了阻抗元件具有多个相同的设备的示例。该阻抗元件为将三个二极管D3?D5串联连接而成的元件，二极管D3的阳极被连接于高电位侧的节点N+，二极管D5的阴极被连接于低电位侧的节点N-。例如可以在图3所示的第一实施方式所涉及的静电保护电路10中使用这些二极管D3?D5来替代电阻元件R2。
[0174]在图3中，在节点NI与节点N2之间被施加的电压急剧上升的情况下，当节点NI与节点N3之间的电压上升并达到晶体管QPlO的阈值电压以上时，晶体管QPlO被导通。当通过由晶体管QPlO所施加的电压而使二极管D3?D5上流有正向电流时，电阻元件R3中也将流有电流，节点N5与节点N2之间的电压降从OV起上升。
[0175]使用二极管D3?D5来替代电阻元件R2的情况下的静电保护电路10的保护电压Vh通过下式(13)来拟合。
[0176]VhN Vth QN10+VFD3+VFD4+VFD5...(13)
[0177]此处，VthQN1A晶体管QNlO的阈值电压，Vfd3为二极管D3的正向电压，V FD4为二极管D4的正向电压，Vfd5为二极管D5的正向电压。如式(13)所示，静电保护电路10的保持电压乂11可以根据串联连接的二极管的个数而自由地设定。此外，由于二极管D2的正向电压Vfd2的量产误差较小，因此，能够提供相对于晶体管QNlO的阈值电压Vth 的误差而保持电压Vh的变动较小的静电保护电路。
[0178]图12(h)示出了阻抗元件包括多个不同的设备的示例。该阻抗元件为将二极管D6、和电阻元件R7串联连接而成的元件，二极管D6的阴极被连接于高电位侧的节点N+，电阻元件R7的一端被连接于低电位侧的节点N-。例如在图3所示的第一实施方式所涉及的静电保护电路10中，可以使用该二极管D6、以及电阻元件R7来替代电阻元件R2。
[0179]在图3中，在节点NI与节点N2之间被施加的电压急剧上升的情况下，如果节点NI与节点N3之间的电压上升并达到晶体管QPlO的阈值电压以上时，晶体管QPlO被导通。当通过由晶体管QPlO所施加的电压而使二极管D6击穿时，电阻元件R7以及电阻元件R3中将流有电流，节点N5与节点N2之间的电压降从OV起上升。
[0180]使用二极管D6及电阻元件R7来替代电阻元件R2的情况下的静电保护电路10的保护电压％通过下式(14)来拟合。
[0181]VhN VthQN10X (R3+R7)/Rs+Vbd6 *.* (14)
[0182]此处，Vthemc^晶体管QNlO的阈值电压，R3为电阻元件R3的电阻值，R7为电阻元件R7的电阻值，Vbd6为二极管D6的击穿电压。如式(14)所示，通过选择电阻元件R3及电阻元件R7的电阻值，从而能够对所需的保持电压Vh进行设定。此外，由于二极管D6的击穿电压Vbd6的误差与晶体管QNlO的阈值电压Vthe■的误差相比而较小，因此，能够提供相比于仅适用电阻元件的情况而保持电压变动较小的静电保护电路。
[0183]如此，通过从电阻元件、二极管和晶体管中选择恰当的设备或将多个设备组合在一起，从而能够对静电保护电路两端间的电压进行自由设定，并且能够提供不易受到处理误差的影响的静电保护电路。
[0184]放电电路的示例
[0185]本发明的各个实施方式所涉及的静电保护电路的放电电路中，除MOS晶体管(Metal Oxide Semiconductor FET:金属氧化膜型电场效应晶体管)之外，还可以使用具有使电流流动的功能且具有对电流进行导通/断开控制的端子的三端子元件或电路等。
[0186]作为三端子元件，可列举接合型电场效应晶体管(Junct1n FET)、金属半导体型电场效应晶体管(Metal Semiconductor FET)、双极晶体管、以及闸流晶体管等。这些三端子元件不仅可以作为放电电路，还可以作为其他MOS晶体管的替代品来使用。
[0187]图13为示出放电电路中除MOS晶体管以外能够使用的三端子元件的示例的图。另夕卜，在图13中，“NS”表示被供给检测电路的输出信号的节点。
[0188]本发明的第一至第六实施方式中，可以使用图13(a)所示的NPN双极晶体管来替代放电电路12的N沟道MOS晶体管QN12。该NPN双极晶体管具有连接于节点NI的集电极、连接于节点N2的发射极和连接于节点NS的基极。
[0189]本发明的第五实施方式中，可以使用图13(b)所示的PNP双极晶体管来替代放电电路12d的P沟道MOS晶体管QP12。该PNP双极晶体管具有连接于节点NI的发射极、连接于节点N2的集电极和连接于节点NS的基极。
[0190]本发明不仅现定于上述说明的实施方式，也可以由在该技术领域中具有公知常识的技术人员在本发明的技术思想内加以多种改变。
[0191]符号说明
[0192]1、2:二极管;3、4:电源配线;10、10a?1e:静电保护电路;ll、lle:检测电路；12、12d:放电电路；20:内部电路；P1、P2:电源端子；P3:信号端子；R1?R7:电阻元件、Cl:电容器；QP1?QP42:P沟道MOS晶体管；QN1?QN42:N沟道MOS晶体管；D1?D6:二极管。
【主权项】
1.一种静电保护电路，其经由第一节点而连接于被供给有第一电位的第一端子，并经由第二节点而连接于被供给有与所述第一电位相比而为较低电位的第二电位的第二端子，其中，所述静电保护电路包括: 第一阻抗元件，其一端与所述第一节点及所述第二节点中的一个节点相连接，另一端与第三节点相连接； 电容器，其一端与所述第三节点相连接，另一端与所述第一节点及所述第二节点中的另一个节点相连接； 第一晶体管，其被连接于所述第一节点及所述第二节点中的所述一个节点与所述第四节点之间，且随着所述第一阻抗元件两端所产生的电压的上升而成为导通状态； 分压电路，其包括连接于所述第四节点与第五节点之间的第二阻抗元件、和连接于所述第一节点及所述第二节点中的所述另一个节点与所述第五节点之间的第三阻抗元件，并对所述第一节点及所述第二节点中的所述另一个节点与所述第四节点之间的电压进行分压； 第二晶体管，其随着所述第三阻抗元件两端所产生的电压的上升而成为导通状态； 检测电路，其在检测到所述第二晶体管为导通状态时将输出信号激活； 放电电路，其连接于所述第一节点与所述第二节点之间，且在所述检测电路的输出信号被激活时使电流从所述第一节点流向所述第二节点。
2.如权利要求1所述的静电保护电路，其中， 所述分压电路还包括第三晶体管，所述第三晶体管与所述第二阻抗元件并联连接，并在所述检测电路的输出信号被激活时导通。
3.如权利要求1所述的静电保护电路，其中， 所述分压电路还包括多个阻抗元件和至少一个晶体管，多个所述阻抗元件被串联连接于所述第四节点和所述第五节点之间，所述至少一个晶体管与多个所述阻抗元件中的至少一个阻抗元件并联连接，且在所述检测电路的输出信号被激活时导通。
4.如权利要求1至3中任意一项所述的静电保护电路，其中， 所述第二阻抗元件、或多个所述阻抗元件中的各个阻抗元件包括电阻元件、二极管、栅极被连接于漏极或源极上的P沟道晶体管或N沟道晶体管之中的至少一个元件。
5.如权利要求1至3中任意一项所述的静电保护电路，其中， 所述第一阻抗元件包括连接于所述第一节点与所述第三节点之间的电阻元件、和具有连接于所述第一节点上的源极、连接于所述第三节点上的漏极、以及连接于所述第二节点上的栅极的P沟道晶体管之中的至少一个元件， 所述第三阻抗元件包括连接于所述第五节点与所述第二节点之间的电阻元件、和具有连接于所述第五节点上的漏极、连接于所述第二节点上的源极、以及连接于所述第一节点上的栅极的N沟道晶体管之中的至少一个元件。
6.如权利要求5所述的静电保护电路，其中， 所述第一晶体管包括具有连接于所述第一节点上的源极、连接于所述第四节点上的漏极、以及连接于所述第三节点上的栅极的P沟道晶体管，通过随着所述第一节点与所述第三节点之间的电压的上升而使所述P沟道晶体管导通，从而在所述分压电路上施加电压。
7.如权利要求5所述的静电保护电路，其中， 所述第二晶体管包括具有连接于所述第三节点上的漏极、连接于所述第二节点上的源极、以及连接于所述第五节点上的栅极的N沟道晶体管，通过随着所述第五节点与所述第二节点之间的电压的上升而使所述N沟道晶体管导通，从而使所述检测电路的输出信号被激活。
8.如权利要求1至3中任意一项所述的静电保护电路，其中， 所述检测电路包括逆变器，所述逆变器具有被供给有所述第三节点的电位的输入端子，所述检测电路在所述第一阻抗元件上所产生的电压相对于所述第一节点与所述第二节点之间的电压的比例增大到大于预定比例时，将输出信号激活。
9.如权利要求1至3中任意一项所述的静电保护电路，其中， 所述放电电路包括N沟道晶体管和NPN晶体管之中的至少一个，其中，所述N沟道晶体管具有连接于所述第一节点上的漏极、连接于所述第二节点上的源极、以及被供给有所述检测电路的输出信号的栅极，所述NPN晶体管具有连接于所述第一节点上的集电极、连接于所述第二节点上的发射极、以及被供给有所述检测电路的输出信号的基极。
10.一种半导体集成电路装置，具备权利要求1至9中任意一项所述的静电保护电路。
【专利摘要】本发明提供一种静电保护电路以及半导体集成电路装置，静电保护电路包括：串联电路，其被连接于第一节点与第二节点之间，且包括在第三节点处相互连接在一起的阻抗元件以及电容器；第一晶体管，其被连接于第一节点与第四节点之间，且随着阻抗元件上所产生的电压的上升而导通；分压电路，其对第四节点与第二节点间的电压进行分压；第二晶体管，其随着分压后的电压的上升而导通，并使流向阻抗元件的电流增加；检测电路，其在检测到所述第二晶体管的导通状态时将输出信号激活；放电电路，其在检测电路的输出信号被激活时使电流从第一节点流向第二节点。
【IPC分类】H01L27-02
【公开号】CN104701311
【申请号】CN201410750885
【发明人】池田益英
【申请人】精工爱普生株式会社
【公开日】2015年6月10日
【申请日】2014年12月9日
【公告号】US20150162745