被导通，从而由电阻元件R2?R4等构成的分压电路上施加有电压，节点NI与节点N5之间的电压从OV起上升。在此，如果节点NI与节点N2之间的电压小于预定的值，则节点NI与节点N5之间的电压成为小于晶体管QPlO的阈值电压的状态，从而晶体管QPlO维持断开状态。另一方面，如果节点NI与节点N2之间的电压在预定值以上，则节点NI与节点N5之间的电压成为晶体管QPlO的阈值电压以上，从而晶体管QPlO被导通。
[0122]通过晶体管QPlO被导通，从而电阻元件Rl中流过的电流增加，节点N3与节点N2之间的电压上升，因此晶体管QNlO中流过的电流将增加(正回归)。同时，检测电路11的输入端子IN的电位成为高电平，检测电路11的输出信号被激活为低电平，由此，放电电路12d的晶体管QP12使电流开始从节点NI流向节点N2。
[0123]当检测电路11的输出信号被激活为低电平，静电保护电路1d—旦开始进行保护工作时，晶体管QP13将被导通，从而分压电路中的分压比上升。其结果为，节点NI与节点N2之间的电压将降低，对于致使半导体集成电路装置的内部电路破坏的电压的盈余将增加，静电耐受量将上升。
[0124]当因放电电路12d的晶体管QP12中流过的电流而使节点NI与节点N2之间的电压进一步下降时，由于节点NI与节点N5之间的电压将下降至低于晶体管QPlO的阈值电压，因此晶体管QPlO将从导通状态转变成断开状态。其结果为，电阻元件Rl中流过的电流将减少，因此检测电路11的输出信号被激活为低电平，放电电路12d的晶体管QP12从导通状态转变成断开状态，节点NI与节点N2之间的电压被保持为大致固定。
[0125]在本实施方式中，作为第一阻抗元件，可以使用N沟道MOS晶体管来替代电阻元件Rlo此时，N沟道MOS晶体管具有连接于节点N3的漏极、连接于节点N2的源极、连接于节点NI的栅极。
[0126]该N沟道MOS晶体管的导通电阻依赖于节点NI与节点N2之间的电压。当放电电路12d使电流从节点NI流向节点N2时，节点NI与节点N2之间的电压将减小，但由于N沟道MOS晶体管的导通电阻将增加，因此能够抑制节点N3与节点N2之间的电压的减小。因此，能够防止在保护工作的中途晶体管QNlO被断开的情况。
[0127]此外，作为第三阻抗元件，可以使用P沟道MOS晶体管来替代电阻元件R3。此时，P沟道MOS晶体管具有连接于节点NI的源极、连接于节点N5的漏极、连接于节点N2的栅极。
[0128]该P沟道MOS晶体管的导通电阻依赖于节点NI与节点N2之间的电压。当放电电路12d使电流从节点NI流向节点N2时，节点NI与节点N2之间的电压将减小，但由于P沟道MOS晶体管的导通电阻将增加，因此能够抑制节点NI与节点N5之间的电压的减小。因此，能够防止在保护工作的中途晶体管QPlO被断开的情况。
[0129]第六实施方式
[0130]图11为示出本发明第六实施方式所涉及的静电保护电路的结构例的电路图。在第六实施方式所涉及的静电保护电路1e中，使用了检测电路lie来替代图10所示的第五实施方式中的检测电路11，并使用了放电电路12来替代放电电路12d。关于其他点，图11所示的静电保护电路1e与图10所示的静电保护电路1d相同。
[0131]检测电路lie在检测出晶体管QPlO为导通状态时将输出信号激活。例如，检测电路Ile包括串联连接在一起的第一逆变器及第二逆变器。第一逆变器由P沟道MOS晶体管QP41和N沟道MOS晶体管QN41构成，且第二逆变器由P沟道MOS晶体管QP42和N沟道MOS晶体管QN42构成。
[0132]第一逆变器对供给至输入端子IN的节点N3的电位是高电平还是低电平进行检测，将该电平反转，并将具有反转后的电平的第一输出信号从输出端子OUTl输出。此外，第二逆变器对第一输出信号是高电平还是低电平进行检测，将该电平反转，并将具有反转后的电平的第二输出信号从输出端子0UT2输出。
[0133]由此，检测电路Ile在电阻元件Rl上产生的电压相对于节点NI与节点N2之间的电压的比例增大到大于预定的比例(例如50%)时，将第一输出信号激活为低电平，并将第二输出信号激活为高电平。检测电路lie的第一输出信号被供给至分压电路的晶体管QP13的栅极。此外，检测电路Ile的第二输出信号被供给至放电电路12的晶体管QNl2的栅极。
[0134]根据本实施方式，在放电电路12中，能够使用N沟道MOS晶体管或NPN双极晶体管。N沟道MOS晶体管或NPN双极晶体管能够不经由晶片而形成在P型半导体基板上，特性上也较为优异。
[0135]阻抗元件的示例
[0136]图12为示出本发明的各个实施方式中除电阻元件以外能够使用的阻抗元件的示例的图。在本发明的各个实施方式中，可以使用图12的(a)?(h)所示的阻抗元件来替代电阻元件R2、及R4?R6中的任意一个。另外，在图12中，“N+”表示高电位侧的节点，“N-”表示地电位侧的节点。
[0137]图12(a)示出了二极管D1，其具有连接于高电位侧的节点N+的阴极和连接于低电位侧的节点N-的阳极。例如在图3所示的第一实施方式所涉及的静电保护电路10中可以使用该二极管Dl来替代电阻元件R2。
[0138]在图3中，在节点NI与节点N2之间被施加的电压急剧上升的情况下，当节点NI与节点N3之间的电压上升并达到晶体管QPlO的阈值电压以上时，晶体管QPlO被导通。当通过由晶体管QPlO所施加的电压而使二极管Dl击穿时，电阻元件R3中将流有电流，节点N5与节点N2之间的电压降从OV起上升。
[0139]使用二极管Dl来替代电阻元件R2的情况下的静电保护电路10的保护电压乂11通过下式(7)来拟合。
[0140]VhN VthQN10+VBD1...(7)
[0141]此处，VthQN1A晶体管QNlO的阈值电压，Vbdi为二极管Dl的击穿电压。
[0142]在式(3)中，保持电压Vh相对于晶体管QNlO的阈值电压Vth 而具有(R2+R3)/R3倍的误差。相对于此，二极管Dl的击穿电压Vbdi的误差小于晶体管QNlO的阈值电压VthQN1Q的误差，因此，式(7)中的保持电压Vh的误差大致依赖于晶体管QNlO的阈值电压Vthemc^误差。因此，能够提供相对于晶体管QNlO的阈值电压Vthemci的误差而保持电压Vh的变动较小的静电保护电路。
[0143]图12(b)示出了二极管D2，其具有连接于高电位侧的节点N+的阳极和连接于低电位侧的节点N-的阴极。例如在图3所示的第一实施方式所涉及的静电保护电路10中可以使用该二极管D2来替代电阻元件R2。
[0144]在图3中，在节点NI与节点N2之间被施加的电压急剧上升的情况下，当节点NI与节点N3之间的电压上升并达到晶体管QPlO的阈值电压以上时，晶体管QPlO被导通。当通过由晶体管QPlO所施加的电压而使二极管D2上流有正向电流时，电阻元件R3中也将流有电流，节点N5与节点N2之间的电压降从OV起上升。
[0145]使用二极管D2来替代电阻元件R2的情况下的静电保护电路10的保护电压V1^过下式(8)来拟合。
[0146]Vhn Vth_+VFD2...(8)
[0147]此处，VthQN1A晶体管QNlO的阈值电压，VFD2为二极管D2的正向电压。
[0148]在式(3)中，保持电压Vh相对于晶体管QNlO的阈值电压Vth _而具有(R2+R3)/R3倍的误差。相对于此，式(8)中的保持电压V1^误差为晶体管QNlO的阈值电压Vthemc^误差与二极管D2的正向电压Vfd2的误差之和，二极管D2的正向电压Vfd2的量产误差较小。因此，能够提供相对于晶体管QNlO的阈值电压Vthe■的误差而保持电压Vh的变动较小的静电保护电路。此外，由于二极管D2的正向电压Vfd2较小，因此能够将保持电SVh设定得较低。
[0149]图12(c)示出了 P沟道MOS晶体管QPl，其具有连接于高电位侧的节点N+的源极和连接于低电位侧的节点N-的漏极。例如可以在图3所示的第一实施方式所涉及的静电保护电路10中使用该晶体管QPl来替代电阻元件R2。
[0150]在图3中，在节点NI与节点N2之间被施加的电压急剧上升的情况下，当节点NI与节点N3之间的电压上升并达到晶体管QPlO的阈值电压以上时，晶体管QPlO被导通。当通过由晶体管QPlO所施加的电压而使晶体管QPl上流有电流时，电阻元件R3中也将流有电流，节点N5与节点N2之间的电压降从OV起上升。在此，由于晶体管QPl的栅极被连接于漏极，因此晶体管QPl在饱和区域进行工作。因此，在节点电流足够小的范围内，晶体管QPl的源极.漏极间电压降将与阈值电压Vthepi大致相等。
[0151]使用晶体管QPl来替代电阻元件R2的情况下的静电保护电路10的保护电压Vh通过下式(9)来拟合。
[0152]VhN Vth QN10+VthQP1...(9)
[0153]此处，VthQN1A晶体管QNlO的阈值电压，Vth QP1为晶体管QPl的阈值电压。
[0154]在式(3)中，保持电压Vh相对于晶体管QNlO的阈值电压Vth _而具有(R2+R3)/R3倍的误差。相对于此，式(9)中的保持电压V1^误差为晶体管QNlO的阈值电压Vthemc^误差与晶体管QPl的阈值电压Vthepi的误差之和。因此，能够提供相对于晶体管QNlO的阈值电压Vth_的误差而保持电压V1^变动较小的静电保护电路。此外，由于晶体管QPl的阈值电压Vthepi较小，因此能够将保持电压Vh设定得较低。
[0155]图12⑷示出了 P沟道MOS晶体管QP2，其具有连接于高电位侧的节点N+的源极及栅极、和连接于低电位侧的节点N-的漏极。例如在图3所示的第一实施方式所涉及的静电保护电路10中可以使用该晶体管QP2来替代电阻元件R2。
[0156]在图3中，在节点NI与节点N2之间被施加的电压急剧上升的情况下，如果节点NI与节点N3之间的电压上升并达到晶体管QPlO的阈值电压以上，则晶体管QPlO被导通。当通过由晶体管QPlO所施加的电压而使晶体管QP2击穿时，电阻元件R3中将流有电流，节点N5与节点N2之间的电压降从OV起上升。
[0157]使用晶体管QP2来替代电阻元件R2的情况下的静电保护电路10的保护电压Vh通过下式(10)来拟合。
[0158]VhN Vth QN10+VBQP2...(10)
[0159]此处，VthQN1A晶体管QNlO的阈值电压，Vbqp2S晶体管QP2的击穿电压。
[0160]在式(3)中，保持电压Vh相对于晶体管QNlO的阈值电压Vth _而具有(R2+R3)/R3倍的误差。相对于此，式(10)中的保持电压误差为晶体管QNlO的阈值电压VthQNJ9误差与晶体管QP2的击穿电压Vbqp2的误差之和。因此，能够提供相对于晶体管QNlO的阈值电压Vth_的误差而保持电压V亦变动较小的静电保护电路。
[0161]图12(e)示出了 N沟道MOS晶体管QNl，其具有连接于高电位侧的节点N+的漏极及栅极、和连接于低电位侧的节点N-的源极。例如可以在图3所示的第一实施方式所涉及的静电保护电路10中使用该晶体管QNl来替代电阻元件R2。
[0162]在图3中，在节点NI与节点N2之间被施加的电压急剧上升的情况下，当节点NI与节点N3之间的电压上升并达到晶体管QPlO的阈值电压以上时，晶体管QPlO被导通。当通过由晶体管QPlO所施加的电压而使晶体管QNl上流有电流时，电阻元件R3中也将流有电流，节点N5与节点N2之间的电压降从OV起上升。在此，由于晶体管QNl的栅极被连接于漏极，因此晶体管QNl在饱和区域进行工作。因此，在节点电流足够小的范围内，晶体管QNl的漏极.源极间电压降将与阈值电压VthQN1大致相等。
[0163]使用晶体管QNl来替代电阻元件R2的情况下的静电保护电路10的保护电压Vh通过下式(11)来拟合。
[0164]VhN Vth QN1+Vth^...(11)
[0165]此处，VthQN1A晶体管QNlO的阈值电压，Vth QN1为晶体管QNl的阈值电压。