一种用于制备鳍式场效应晶体管的方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，更具体地，涉及一种用于制备鳍式场效应晶体管的方法。
【背景技术】
[0002]在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，一些制造厂商已经开始考虑如何从平面CMOS晶体管向三维鳍式场效应晶体管(FinFET)器件结构的过渡问题。FinFET是一种新型的互补式金属半导体(CMOS)晶体管，其可根据需要调节器件的阈值电压，进一步降低静态能耗(staticpowerconsumpt1n)。与平面晶体管相比，FinFET器件由于改进了对沟道的控制，从而减小了短沟道效应。
[0003]目前，FinFET 通常可包括三端 FinFET(3terminal FinFET，3T_FinFET)和四端FinFET (4terminal FinFET，4T_FinFET)。其中，3T_FinFET 的结构中包括位于鳍(Fin)两端的源极、漏极以及横跨鳍的栅极，共计三个端头。由于Fin的三个侧面都受到栅极的控制，所以比传统的MOS结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能并得到了广泛应用。4T-FinFET的结构中包括位于Fin两端的源极、漏极以及位于Fin两侧的二个栅极，共计四个端头。二个栅极可以分别独立控制Fin的沟道电流，因而在实际应用中，双栅FinFET常用于要求具有低漏电流的核心逻辑电路。
[0004]4T-FinFET与3T_FinFET的区别在于4T_FinFET具有二个独立的双栅结构。因此，在制作4T-FinFET时，需要实施将4T_FinFET的二个栅极进行分开的工艺。
[0005]目前，通常可通过两种途径将4T-FinFET的两个栅极在制作时进行分开。其中一种方法是采用化学机械研磨法将Fin顶端位置的部分栅极材料去掉。然而，在FinFET器件的工艺流程中，有时需要将4T-FinFET与3T_FinFET整合在一起进行制作，因此，此方法很难将4T-FinFET和3T_FinFET整合到一起进行制作。另一种方法是增加一道光罩，将指定位置的Fin顶端的部分栅极刻蚀掉。但此方法对于光刻时的自对准要求来说，是一个巨大的挑战，将造成工艺难度的增加。
[0006]因此，设计一种可将4T-FinFET与3T_FinFET整合在一起进行制作的新方法，成为业界不断探寻的一个重要课题。
【发明内容】
[0007]本发明的目的在于克服现有技术存在的上述缺陷，提供一种新的用于制备鳍式场效应晶体管的方法，可将4T-FinFET与3T_FinFET整合在一起进行制作，并实现制作时的自对准。
[0008]为实现上述目的，本发明的技术方案如下:
[0009]一种用于制备鳍式场效应晶体管的方法，包括:
[0010]步骤SOl:提供一半导体衬底，在所述衬底上形成第一鳍和第二鳍；
[0011]步骤S02:沉积第一多晶硅层并图形化，形成横跨所述第一鳍和第二鳍的第一栅极；
[0012]步骤S03:沉积一牺牲层，并通过化学机械研磨将所述第一栅极顶端露出；
[0013]步骤S04:沉积第二多晶硅层，并选择性地去除所述第二鳍上方位置的部分或全部第二多晶硅层；
[0014]步骤S05:对所述多晶硅层进行回刻，直至所述第二鳍的顶端露出为止，使所述第一栅极在所述第二鳍两侧形成相互分开的二个第二栅极；然后，去除所述牺牲层。
[0015]优选地，所述第二多晶娃层的沉积厚度为不小于10nm。
[0016]优选地，步骤S04中，通过在所述第一鳍上方位置增加硬质掩膜，来选择性地刻蚀去除所述第二鳍上方位置的部分或全部所述第二多晶硅层。
[0017]优选地，步骤S04中，选择性去除的所述第二多晶硅层的厚度为不小于5nm。
[0018]优选地，所述硬质掩膜为SiN或无定形碳。
[0019]优选地，步骤S04中，先在所述鳍的顶部沉积一保护层作为回刻时的停止层，然后再沉积所述第二多晶硅层。
[0020]优选地，所述保护层为SiN或S1N。
[0021]优选地，步骤S05中，对所述多晶硅层进行回刻时，通过刻蚀使覆盖在所述牺牲层上的所述第二多晶硅层没有残留。
[0022]优选地，所述牺牲层材料为氧化硅。
[0023]优选地，步骤S04中，选择性地去除所述第二鳍上方位置的全部所述第二多晶硅层，并停止在所述第一多晶硅层。
[0024]从上述技术方案可以看出，本发明通过在鳍式场效应晶体管的二个鳍结构上二次沉积多晶硅层，并在二个鳍结构的对应上方形成高度差，然后利用该高度差对多晶硅进行回刻，使其中一个鳍结构的栅极得以分开形成双栅，用以进一步形成4T-FinFET，从而可将4T-FinFET与3T_FinFET整合在一起进行制作，并可准确控制刻蚀精度，避免对器件结构造成损伤，实现制作时的自对准。
【附图说明】
[0025]图1是本发明一种用于制备鳍式场效应晶体管的方法的流程图；
[0026]图2?图7是本发明一较佳实施例中根据图1的方法制作一种鳍式场效应晶体管时的工艺结构示意图。
【具体实施方式】
[0027]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0028]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0029]在以下本发明的【具体实施方式】中，请参阅图1，图1是本发明一种用于制备鳍式场效应晶体管的方法的流程图。同时，请参阅图2?图7，图2?图7是本发明一较佳实施例中根据图1的方法制作一种鳍式场效应晶体管时的工艺结构示意图。图2?图7中形成的器件结构，可与图1中的各步骤相对应。如图1所示，本发明的一种用于制备鳍式场效应晶体管的方法，包括以下步骤:
[0030]如框01所示，步骤SOl:提供一半导体衬底，在所述衬底上形成第一鳍和第二鳍。
[0031]请参阅图2。以在SOI衬底上制备本发明的鳍式场效应晶体管(FinFET)为例，在埋氧层I (buried oxide, BOX)上先制作形成FinFET的第一鳍2 (Fin)和第二鳍21。在FinFET器件的工艺流程中，有时需要将4T-FinFET与3T-FinFET整合在一起进行制作，本发明的方法即应用于此。在第一鳍2和第二鳍21的位置，后续将进一步制作形成3T-FinFET和4T-FinFET结构。可采用公知技术来形成Fin2、21结构。例如，可通过在埋氧层I上采用诸如外延生长工艺沉积Fin材料层(如单晶硅)，然后，采用光刻工艺对Fin材料层进行图形化，并刻蚀形成第一鳍2和第二鳍21的Fin结构。也可以采用在体硅上直接形成第一鳍和第二鳍，并应用本发明制作鳍式场效应晶体管。
[0032]如框02所示，步骤S02:沉积第一多晶硅层并图形化，形成横跨所述第一鳍和第二鳍的第一栅极。
[0033]请继续参阅图2。接下来，在埋氧层I上可采用例如LPCVD工艺来沉积第一多晶硅层。然后，采用光刻工艺对第一多晶硅层进行图形化，并通过刻蚀工艺去除多余的多晶硅部分，形成横跨所述第一鳍2和第二鳍21的多晶硅第