如图9所示，这样，在应用时，当FRD导通时，IGBT处寄生的体二极管也可导通，这样，FRD在逆变器中所起的电学特性会受到IGBT处寄生二极管的干扰而大为变差，如何避免这干擾是一难题。
[0017](2) IGBT与FRD在导通时，各自最优化的电荷分布如图1和图4中所示，它们之间是相互冲突的，如何使之各自保留优化的结构而互不干扰也是一难题。
[0018](3)制作FRD —般要使用一些方法来控制芯片内某些区域的载流子寿命，这些方法包括有掺杂白金或电子辐照或离子辐照等，使用这些手段会影响了 IGBT的电气性能，如何使它们的制作工艺相互兼容，避免产生壞的影响又是另一难题。
【发明内容】
[0019]本发明适用于IGBT或其它栅控晶体管器件的表靣结构，本发明能使栅控晶体管与FRD集成在同一芯片时，晶体管的寄生体二极管被隔离了，不能导通而无法干扰FRD的正常运作。
[0020]本发明同时也提供了 FRD器件的表靣设计，使FRD器件能被简单和较低成本的工艺制造出来并能与IGBT集成在同一芯片上，当FRD正向时，FRD前靣的陽极不会注入太多空穴，关断时，能有效快速地把ρη结处的过剩载流子清除，在应用中，当瞬间的超高电流脉冲发生时，FRD器件能提供大量空穴，从而提高浪涌电流容量；击穿时会先均匀地发生在有源区处，而且有源区处有足够的接触窗口吸收击穿时产生大量的载流子，使得FRD处于雪崩击穿狀态不易被打坏。
[0021]具体的实行方法介绍如下:
[0022]实施例(I):
[0023]栅控型晶体管(如IGBT)的器件单元结构与其原来的结构大致一样，只是至少有部份在靠近表面电极接触孔的P型区中付加一 η型区，把靠近接触孔的部份P型区与原来P型区之下的η型区隔离开如图10中所示，这加进的η型区把原来的P型区分为兩部份，被隔离后的兩部份P型区的掺杂浓度要有足夠杂质浓度，当器件在最大反相偏置时不会被耗尽，图10中右边的图是其电路图，本发明的栅控型晶体管包括平面栅型的和沟槽栅型的IGBT,功率分立晶体管(VDMOS)或超结栅控型晶体管(Super junct1n Mosfet)等。
[0024]实施例(2)，参考图11:
[0025]把栅控型晶体管(如IGBT)单元与FRD单元集成在一起，可以有多种配置，各自单元的尺寸大小可以一样，也可以不一样，图中只用作表达，其中的组合可以有多种选择。
[0026]实施例(3)，参考图12:
[0027]FRD单元制造在η型硅片上，FRD单元处的表面至少有一部份为P型区4，ρ型区4的深度大于2um，深度视器件的电压值要求而定，P型区表面浓度为I X 11Vcm3至I X 118/cm3,在靠近表面处约0.2um至2.0um之下至少有兩个独立η+型层6，η+型层与η+型层之间的距离大于0.lum, η+型层厚度小于2.0um,浓度小于5 X 11Vcm3,宽度大于1.0um,可以为任何儿何型状，在η+型层之上有ρ+型层7，ρ+型层7的宽度小于或接近于在它之下的η+型层，P+型层的表面浓度大于IX 11Vcm3,直接与表面金属相接触，P+型层厚度小于1.5um,P+型层与金属的接触可以是透明电极，也可以是一般的欧姆接触，在正向电流小于额定值时，电流主要流经η+型层与η+型层之间的开口，当浪涌电流发生时，电流也可以流经P+/η+型层，因为ρ+型层直接与金属有良好的接触，P+型层可以注入大量空穴，会減少浪涌时的压降。
[0028]实施例⑷:
[0029]FRD单元的有源区表靣结构与实施例(3)的所述大致相同，只是η+型层6被连接至背面电极。
[0030]实施例(5):
[0031]FRD单元的有源区表靣结构与实施例(3)的所述大致相同，只是表面的ρ+型层7比在它之下的η+型层6更宽，甚至是连续的。
[0032]实施例(6)，參考图12:
[0033]器件的有源区表靣结构与实施例(3)的所述大致相同，只是至少有一 η+型层6和P+型层7内或侧边有一沟槽，沟槽深度比P型区4深，沟槽宽度大于0.2um，沟槽内壁有氧化层或其它介质层，並填上多晶硅10或其它导电材料，沟槽中的导电材料被连接至表靣电极。
[0034]实施例(7):
[0035]器件的有源区表靣结构与实施例(6)的所述大致相同，不同之处是在沟槽底有一浓度为IX 11Vcm3至5X 1lfVcm3的η型区5，这η型区5的浓度比η型FZ硅片的浓度高，宽度小于4.0um,图13是包含IGBT和FRD的单元的横截面结构示意图。
[0036]实施例(8)，參考图14::
[0037]以上各实施例是把栅控型晶体管与FRD集成在同一芯片上，但从器件结构上来看，栅控型晶体管与FRD是分开的，这实施例把兩者合并在一起，在这实施例中，FRD是由栅控型晶体管的P+区与在P+区之下的付加η型层18组成，这付加η型层是独立浮动的，即η型层18不直接被连接至表面电极，在η型层下有原来ρ型基区的一部份，在这部份P型基区之下为原来的η型区，ρ+区下之付加η型区18的浓度少于I X 102°/cm3，厚度(即垂直方向的延长度)大于0.lum，宽度的要求是付加η型层的兩边离沟槽壁大于0.lum，在FRD正向电流小于额定值时，电流主要流经付加η型层18与沟槽壁之间的开口，当浪涌电流发生时，电流也可以流经P+/n型层18，因为ρ+型层直接与金属有良好的接触，ρ+型层可以注入大量空穴，会減少浪涌时的压降。
[0038]实施例(9)，參考图15::
[0039]器件的有源区表靣结构与实施例(8)的所述大致相同，不同之处是在沟槽底有一浓度为IX 11Vcm3至5X 1lfVcm3的η型区5，这η型区5的浓度比η型FZ硅片的浓度高，宽度小于4.0um。
[0040]以上所述各种FRD单元的表面设计可独立使用于功率分立FRD，或可用于与本发明提供的栅控型晶体管，或一般IGBT或一般MCT或一般GTO或功率MOS管等集成在一起，本发明提供的栅控型晶体管可独立使用于功率分立栅控型晶体管或与FRD集成在同一芯片上。
【附图说明】
[0041]附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中:
[0042]图1正向导通时IGBT器件内部载流子的优化分布；
[0043]图2是快恢复二极管在关断时的反向恢复特性示意图；
[0044]图3是本发明背表面有ρ+型区域和η+型区域的俯视图；
[0045]图4正向导通时FRD器件内部载流子的优化分布；
[0046]图5是现有技术的所谓SPEED 二极管的横截面结构示意图；
[0047]图6是逆变器电路示意图；
[0048]图7是一般IGBT与一般FRD器件的横截面结构不意图；
[0049]图8是IGBT与FRD集成在同一芯片上的横截面结构示意图；
[0050]图9是IGBT与FRD集成后在IGBT处产生了寄生的体二极管电路示意图；
[0051]图10是本发明实施例(I)的器件的电路示意图；
[0052]图11是本发明实施例⑵的IGBT与FRD的组合示意图；
[0053]图12是本发明实施例(3)和实施例(6)的器件的横截面结构示意图；
[0054]图13是本发明实施例(7) IGBT和FRD的单元的横截面结构示意图；
[0055]图14是本发明实施例(8)的器件的横截面结构示意图；
[0056]图15是本发明实施例(9)的器件的横截面结构示意图；
[0057]图16是本发明优选实施例中暴露氧化层示意图；
[0058]图17是本发明优选实施例中沟槽示意图；
[0059]图18是本发明优选实施例中P型基区示意图；
[0060]图19是本发明优选实施例中栅控晶体管器件单元的η+区示意图；
[0061]图20是本发明优选实施例中栅控晶体管器件单元的P+区示意图；
[0062]图21是本发明优选实施例中FRD η+掩模暴露出部分硅片表面的示意图；
[0063]图22是本发明优选实施例中对FRD处表面注入η