型掺杂剂的示意图；
[0064]图23是本发明优选实施例中在FRD处形成ρ+区与η+区的示意图；
[0065]图24是本发明优选实施例中对晶体管处注入付加η型掺杂剂的示意图；
[0066]图25是本发明优选实施例中在栅控晶体管处形成付加η型区的示意图；
[0067]图26是本发明优选实施例中层间介质中开出接触孔后的示意图；
[0068]图27是本发明优选实施例中的表面铝合金层电极示意图；
[0069]图28是本发明优选实施例中完成后道工序的横截面结构示意图。
[0070]参考符号表:
[0071]I 背面P+区
[0072]2 背面η缓冲区与η+区
[0073]3 η型FZ硅片的η型体区
[0074]4 表面ρ型区
[0075]5 沟槽底部的η型区(浮动电压)
[0076]6 FRD处表面η+型层(浮动电压)
[0077]7 FRD处表面ρ+型层
[0078]8 IGBT处表面η+型层
[0079]9 IGBT处表面ρ+型层
[0080]10 沟槽里的高掺杂多晶硅
[0081]11 层间介质
[0082]12 钛/氮化钛层
[0083]13 钨层
[0084]14 铝合金层
[0085]15 氧化层
[0086]16 光刻涂层
[0087]17 η型缓冲区，
[0088]18 付加η型区
【具体实施方式】
[0089]以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
[0090]本发明所述的是一种半导体功率器件的结构，其制备的方法包括以下步骤:利用沟槽掩模对η型区FZ硅片的表面进行侵蚀而形成沟槽，然后对FZ硅片的表面注入ρ型掺杂剂形成P型基区，接着注入η型掺杂剂和ρ型掺杂剂形成本发明的栅控晶体管器件单元的η+区和ρ+区，然后注入η型掺杂剂和ρ型掺杂剂形成本发明的FRD器件单元的η+区和P+区在FZ硅片表面沉积层间介质，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后在器件的表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线，最后完成后道工序，采用本制备方法可以制造出所述的一种沟槽型半导体功率器件的结构。
[0091]优选实施例:
[0092]本实施例不包括有关终端区步骤。
[0093]如图16所示，在η型区FZ硅片表面采用积淀或热生长方式形成氧化层15(厚度为0.3um至1.5um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层，然后通过沟槽掩模形成图案暴露出氧化层的一些部分，对沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出FZ硅片表面，然后清除掉光刻涂层。
[0094]如图17所示,通过蚀刻形成沟槽,该沟槽(深度为2.0um至1um,宽度为0.2um至3.0um)延伸至η型FZ硅片中，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000°C至1200°C )，以消除在开槽过程中被等离子破坏的硅层，然后清除掉所有氧化层，并通过热生长的方式，在沟槽暴露着的侧壁和底部和η型FZ硅片的上表面形成一层氧化层(厚度为0.03um至0.3um)，并在沟槽中沉积η型高掺杂剂的多晶硅10，多晶硅掺杂浓度为Rs = 5 Ω / □至100 Ω / 口(方阻)，以填充沟槽并覆盖顶面，接着对在FZ硅片表面上的多晶硅层进行平面腐蚀处理。
[0095]如图18所示，在FZ硅片的表面积淀光刻涂层，利用ρ型基区掩模暴露出部分FZ硅片的表面，然后对硅片表面注入P型掺杂剂(BII，剂量为lel3/cm2至2el4/cm2)，接着清除掉光刻涂层，通过高温扩散处理，温度为950至1200°C，时间为10分钟至100分钟，使ρ型区推進扩散到η型FZ硅片形成ρ型基区4。
[0096]如图19所示，在FZ硅片的表面积淀光刻涂层，然后通过掩模形成图案，暴露出FZ娃片表面的一些部分，然后利用η+掩模暴露出部分FZ娃片的表面,然后对娃片表面注入η型掺杂剂(Ρ31或As，剂量为lel5/cm2至2el6/cm2)，接着清除掉光刻涂层，通过高温扩散处理，温度为950至1200°C，时间为10分钟至100分钟，使η型区推進扩散到ρ型基区形成栅控晶体管器件单元的η+区8 (η+区深度为0.1um至0.6um, ρ型基区深度为2.0um至6.5um) ο
[0097]如图20所示，在FZ硅片的表面积淀光刻涂层，利用ρ+掩模暴露出部分FZ硅片的表面，然后对硅片表面注入P型掺杂剂(BII，剂量为lel5/cm2至lel6/cm2)，接着清除掉光刻涂层，通过高温扩散处理，温度为950至1200°C，时间为10分钟至100分钟，使ρ型区推進扩散到P型基区形成栅控晶体管器件单元的P+区9 (ρ+区深度为0.2um至1.0um, ρ型基区深度为2.5um至6.5um)，ρ+型区杂剂剂量为114至I X 11Vcm2,以减少ρ型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
[0098]如图21所示，在FZ硅片的表面积淀光刻涂层，利用FRD η+掩模暴露出部分FZ硅片的表面。
[0099]如图22所示，然后对硅片表面注入η型掺杂剂，杂剂为Ρ31或As或H，剂量为I X 11Vcm2 至 5 X 115Cm2,能量为 200KeV 至 2MeV。
[0100]如图23所示，对硅片表面注入P型掺杂剂，杂剂为BF2或BI I，剂量为5X 1014/cm2至IX 1lfVcm2,能量为20KeV至10KeV,接着通过高温扩散处理，温度为400至1000°C，时间为10分钟至60分钟，使η型掺杂剂和ρ型掺杂剂推進扩散而形成FRD的η+型层6和形成FRD的ρ+型层7，η+型区深度为0.2um至2.0um而ρ+型区深度为0.1um至1.0um。
[0101]如图24所示，在FZ硅片的表面积淀光刻涂层，利用η掩模暴露出部分FZ硅片的表面，然后对硅片表面注入η型掺杂剂，杂剂为Ρ31或As或H，剂量为I X 11Vcm2至5 X 115Cm2,能量为 200KeV 至 2MeV。，
[0102]如图25所示，接着通过高温扩散处理，温度为400至1200°C，时间为10分钟至100分钟，使η型掺杂剂形成本发明的栅控晶体管器件单元的付加η型区，这付加η型区的深度为0.8um至4.0um,把原来的ρ型区分为兩部份。
[0103]如图26示，在最表面上先沉积无掺杂二氧化硅层(厚度为0.1um至0.5um)，然后沉积硼磷玻璃(厚度为0.1um至0.8um)形成层间介质11，在层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质，然后对暴露出的部分层间介质进行干蚀，直至暴露出FZ η型硅片的上表面。
[0104]如图27所示，在接触孔中和层间介质上表面沉积一层钛/氮化钛层12，接着对接触孔进行钨13填充以形成金属插塞，再在该器件的上面沉积一层铝合金14(厚度为0.Sum至1um)，然后通过金属掩模进行金属浸蚀，形成发射区金属垫层和栅极金属垫层和终端区场板。
[0105]如图28所示，完成前道工序后便磨薄FZ η型硅片的背面至所需厚度，接着在背面注入氢离子和硼离子，然后进行背面金属化和退火。
[0106]最后应说明的是:以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造半导体功率分立器件(例如，沟槽绝缘栅双极晶体管(Trench IGBT)与FRD集成在同一芯片，或功率分立晶体管(VDMOS)或超结栅控型晶体管(Super junct1nMosfet)与FRD集成在同一芯片等)，本发明可用于制备400V至6500V的沟槽半导体功率分立器件，本发明的实施例是以η型沟道器件作出说明，本发明亦可用于ρ型沟道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】