层C，缓和沟槽7底部端的栅极绝缘膜8处的电场强度，在碳化硅半导体装置截止时，能够得到高的耐压特性。
[0066]进而，p型体区域4以从沟槽7的底部侧面在横向上变深的方式形成，形成沟槽7大致埋入到P型体区域4的构造。P型体区域4不形成于沟槽7的底面部分而较宽地与漂移层2相接，在沟槽7的底面附近确保了电流路径。在使碳化硅半导体装置导通时，不受到P型体区域4与漂移层2的接合部产生的耗尽层c的妨碍，在沟槽7侧面产生沟道，碳化硅半导体装置显示出良好的导通电阻。
[0067]将在本实施方式的碳化硅半导体装置中观察到的沟槽7底面的电场强度的缓和效果，与以往的构造的碳化硅半导体装置进行比较。作为比较对象的是在图5、6中分别示出了剖面图的构造A、B0构造A(图5)是P型高浓度阱区6比沟槽7浅，在大致恒定的深度下形成了 P型体区域4与P型高浓度阱区6的底部端的现有构造的碳化硅半导体装置。在构造B(图6)中，与构造A相比，P型高浓度阱区6更深，被形成为与沟槽7的深度相同，P型体区域4的深度从沟槽7附近到P型高浓度阱区6大致恒定。即，在该碳化硅半导体装置中，不仅沟槽7的底面，沟槽7的底部端的侧面也与漂移层2较大程度地相接。c示出耗尽层位置。在图5以及图6所示的比较例的构造中，形成即使耗尽层c延伸也无法覆盖沟槽端的构造。
[0068]此外，本结果是根据计算而得到的，是在以耐压600V规格的构造A的碳化硅半导体装置为基准的构造条件下计算出的。
[0069]图7示出本实施方式的碳化硅半导体装置与图5、6所示的构造A、B的、沟槽7底部的栅极绝缘膜8的电场强度与漏极电压的关系。图7所示的细的虚线表示构造A，粗的虚线表示构造B，直线表示本实施方式的碳化硅半导体装置的特性。
[0070]根据图7，例如在施加了 600V的漏极电压的情况下，在构造A中，栅极绝缘膜8的电场强度高达7.7MV/cm,在P型高浓度阱区6深的构造B中，降低到5.6MV/cm,进而，在从沟槽7底部附近向P型高浓度阱区6缓慢变深地形成P型体区域4并且沟槽7向漂移层2的暴露少的本实施方式的碳化硅半导体装置中，能够进一步降低到4.2MV/cm0
[0071]这被认为是由于，通过加深P型高浓度阱区6，P型高浓度阱区6吸引来自漏极电极11的电场，进而，通过减少沟槽7向漂移层2的暴露，利用从P型体区域4与漂移层2的接合部扩展的耗尽层c来保护沟槽7的底部端免受漏极电极11的电场影响。
[0072]图8与图7同样地，示出构造A、B以及本实施方式的碳化硅半导体装置的漏极电流与漏极电压的关系，栅极电压被设为15V。如果根据该斜率来求导通电阻，则在构造A中为1.15mΩ cm2,在构造B中为1.22mΩ cm2,在本实施方式的碳化娃半导体装置中为1.67m Ω cm2。p型高浓度讲区6等的构造的差异对电场强度的影响较大，但通过构造A与构造B的比较，即使碳化硅半导体装置的构造变化，碳化硅半导体装置的导通电阻也没有观察到大的变化。如上所述可知，本实施方式的碳化硅半导体装置与构造A、B相比，导通电阻相同，但能够大幅改善耐压。
[0073]在这样的本实施方式的构造中，通过将P型高浓度阱区6形成得比沟槽7深，使得P型高浓度阱区6吸引来自漏极电极11的电场，并且，通过减少沟槽7向漂移层2的暴露，能够利用从P型体区域4与漂移层2的接合部扩展的耗尽层c来保护沟槽7的底部端免受漏极电极11的电场影响，所以能够实现高耐压化与导通电阻的降低。另外，沟槽7底面、与在沟槽7的两侧设置了的P型体区域4的底部端所形成的角为钝角，所以从P型体区域4与漂移层2的接合部扩展的耗尽层c还扩展到沟槽7的底部端部分。因此，能够良好地保护容易引起电场集中的栅极电极9的下端附近，能够实现耐压的提高。
[0074]实施方式2
[0075]<碳化娃半导体装置的构造>
[0076]图9示出实施方式2的碳化硅半导体装置的剖面图。本实施方式的碳化硅半导体装置的构造与实施方式I的碳化硅半导体装置相比，基本的部分相同，但在以下方面存在不同，即，在实施方式I的碳化硅半导体装置中，P型体区域4的离子浓度在整体上恒定，而在本实施方式的碳化硅半导体装置的P型体区域4中，离子注入量中存在分布，在沟槽7附近离子浓度低，随着接近于P型高浓度阱区6，离子浓度变高。
[0077]<碳化硅半导体装置的制造方法>
[0078]本实施方式的ρ型体区域4通过在斜向离子注入时使用倒掺杂(retrograde)的注入分布图，能够随着从沟槽7远离而提高杂质浓度。倒掺杂分布图形成了杂质浓度在表面低而在内部高那样的分布。
[0079]本实施方式的碳化硅半导体装置与实施方式I同样地，依照图3(a)?(d)所示的工序来形成。但是，在图3(d)所示的斜向离子注入的工序中，以高的剂量先注入到靠近ρ型高浓度阱区6的部分，之后以低的剂量对靠近沟槽7的部分进行离子注入。或者，通过多次的离子注入，从沟槽7附近对ρ型高浓度阱区6附近进行离子注入，随着接近于ρ型高浓度阱区6而提高剂量地进行注入。通过该结构，能够形成如图9所示的、从靠近沟槽7的部分向靠近P型高浓度阱区6的部分杂质浓度缓慢地变高并且具有ρ型低浓度体区域13与P型高浓度体区域14的ρ型体区域4。
[0080]在这里，既可以在ρ型低浓度体区域13与ρ型高浓度体区域14之间存在明确的边界，在该部分杂质浓度急剧地变化，也可以不存在明确的边界，杂质浓度缓慢地变化。另夕卜，也可以在P型低浓度体区域13与P型高浓度体区域14之间连续存在多个杂质浓度不同的区域。具体来说，沟槽7附近的ρ型低浓度体区域13的杂质浓度为IxlO16?IX 10 18/cm3左右，能够按I级或者多级的杂质浓度的变化达到P型高浓度阱区6的附近，设为与ρ型高浓度阱区6相同程度的杂质浓度(在本实施方式的情况下，为I X 11Vcm3)。
[0081]ρ型体区域4内的ρ型低浓度体区域13与ρ型高浓度体区域14的杂质浓度差优选为5倍?200倍的范围。在杂质浓度差为该范围以下的情况下，杂质浓度差过小，几乎没有控制后面叙述的穿通的效果，在杂质浓度差大于200倍的情况下，与漂移层2之间的耗尽层变得过大，半导体装置导通时的电阻变高而降低半导体特性。
[0082]<碳化硅半导体装置的特性>
[0083]如果这样在ρ型体区域4的一部分形成杂质浓度高的区域，则在截止时施加高电压的话，能够防止该高杂质区域的耗尽化，抑制η型源极区域3与漂移层2的穿通(导通)的发生。一般来说，在穿通的抑制中，减小P型高浓度阱区6与沟槽7的间隔，抑制ρ型体区域4的耗尽化来防止穿通较为一般。但是，由于离子注入工序的离子注入方向的扩展、掩模15的位置偏移等，有时不太能够使沟槽7与ρ型高浓度阱区6的间隔变窄，在这种情况下，在ρ型体区域4的一部分形成高杂质浓度的区域是有效的。
[0084]关于图10中示出剖面构造的碳化硅半导体装置(构造C)与实施方式2的碳化硅半导体装置(图9)，计算漏极电压与漏极电流的关系，并在图11中示出。在这里，图10所示的构造C与实施方式2的碳化硅半导体装置的基本结构相同的，但在如下方面不同，即，在构造C中，P型体区域4内的杂质浓度均匀，在实施方式2中，随着朝向P型高浓度阱区6而杂质浓度变高。
[0085]在图11中，漏极电流急剧地增加的部分的漏极电压表示穿通电压。在构造C的碳化硅半导体装置中示出了约400V的穿通电压，在实施方式2的碳化硅半导体装置中示出了约1000V的穿通电压，P型体区域4在离子浓度上具有分布，在越接近于P型高浓度阱区6则杂质离子的密度越高的碳化硅半导体装置(实施方式2)中，示出了高的耐压。
[0086]如上所述，在P型体区域4的离子注入中采用倒掺杂的注入分布图并通过斜向注入来制成的碳化硅半导体装置中，P型体区域4的P型高浓度阱区6附近的杂质浓度高，抑制穿通的发生。
[0087]此外，在所述实施方式2中，以P型体区域4的杂质浓度相比沟槽7侧而在P型高浓度阱区6侧更高的方式，由P型低浓度体区域13与P型高浓度体区域14形成。与此相对地，也可以成为以随着从沟槽7接近于P型高浓度阱区6而逐渐变高的方式变化的分级层。但是，也可以不一定由分级层构成，只要体区域的杂质浓度相比沟槽7侧而在P型高浓度阱区6侧更高即可。
[0088]实施方式3
[0089]图12示出本实施方式的碳化硅半导体装置的剖面图。本实施方式的碳化硅半导体装置与实施方式I所述的碳化硅半导体装置相比，在沟槽7的底面形成杂质浓度比邻接的漂移层2高的η型高浓度区域12这一点上不同。
[0090]碳化硅半导体装置的制造方法也与实施方式I的碳化硅半导体装置基本相同，但在以下方面不同，即，在形成沟槽7之后，从表面在垂直方向上向沟槽7的内部离子注入施主杂质，与沟槽7的底面邻接地形成杂质浓度比漂移层2高的η型高浓度区域12。
[0091]通过在该沟槽7的底面形成η型高浓度区域12，在接下来的工序中，通过斜向离子注入，在沟槽7的侧面形成P型体区域4时，由于离子注入的扩展、或者精度误差，即使对沟槽7的底部注入受主杂质，由于在沟槽7的底面附近已经形成了 η型高浓度区域12，所以沟槽7的底面附近也不会成为P型区域。
[0092]在沟槽7的侧面形成P型体区域4，在P型体区域4与漂移层2之间形成了耗尽层，所以耗尽层也将向沟槽7的底面附近扩展，但如果在沟槽7的底面附近形成有η型高浓度区域12，则耗尽层的扩展受到限制。因此，能够确保在碳化硅半导体装置导通的情况下的电流路径，能够降低碳化硅半导体装置导通时的电阻。
[0093]与沟槽7的底面邻接地形成的η型高浓度区域12与存在于其下方的漂移层2相比，施主杂质浓度需要至少高2倍?10倍。更加优选的是，通过设为比漂移层2高5