[0047]进一步的，其中所述分裂栅电极(21)是多晶硅、金属或金属硅化物中的至少一种。
[0048]进一步的，其中所述薄电介质层(33)是氧化娃。
[0049]进一步的，其中所述半绝缘场板(34)包含氮化钛、多晶硅以及非晶硅。
[0050]进一步的，其中所述ILD(32)是氧化娃。
[0051]一种用于分裂栅平面功率MOSFET结构的制造方法，其包括
[0052](I)通过外延生长在第一导电型的重掺杂衬底(15)的顶部上形成第一导电型的轻掺杂外延层(14)，
[0053](2)通过离子注入以及热扩散形成第二导电型的重掺杂扩散(12)，
[0054](3)形成栅电介质(31)，通过淀积形成栅电极(21)，图案化所述栅电介质(31)以及所述栅电极(21)，
[0055](4)通过自对准离子注入以及热扩散形成第二导电型的体区(13)，
[0056](5)通过图案化所述栅电极(21)以及所述栅电介质(31)形成分裂栅(21)，
[0057](6)通过离子注入以及退火形成第一导电型的重掺杂源极(11)，淀积薄电介质层(33)、半绝缘场板(34)以及ILD(32)，
[0058](7)图案化所述ILD(32)、所述半绝缘场板(34)以及所述薄电介质层(33)以形成接触孔(41)以及
[0059](8)在底部在表面以及漏极电极(23)处形成源极电极(22)。
[0060]进一步的，其中所述分裂栅(21)通过光刻以及蚀刻进行图案化。
[0061]进一步的，其中离子注入任选地在蚀刻所述分裂栅(21)之后执行，以增加n_-外延(14)的上部部分的掺杂浓度。
[0062]进一步的，其中所述ILD(32)、所述半绝缘场板(34)以及所述薄电介质层(33)同时通过光刻以及蚀刻进行图案化。
[0063]一种用于分裂栅平面IGBT结构的制造方法，其包括
[0064](I)以第一导电型的轻掺杂的衬底晶片(14)开始，
[0065](2)通过离子注入以及热扩散形成第二导电型的重掺杂扩散(12)，
[0066](3)形成栅电介质(31)，通过淀积形成栅电极(21)，图案化所述栅电介质(31)以及所述栅电极(21)，
[0067](4)通过自对准离子注入以及热扩散形成第二导电型的体区(13)，
[0068](5)通过图案化所述栅电极(21)以及所述栅电介质(31)形成分裂栅(21)，
[0069](6)通过注入以及退火形成第一导电型的重掺杂发射区(11)，淀积薄电介质层(33)、半绝缘场板(34)以及ILD(32)，
[0070](7)图案化所述ILD(32)、所述半绝缘场板(34)以及所述薄电介质层(33)以形成接触孔(41)，并且在表面处形成发射极(24)以及
[0071](8)使所述衬底晶片(14)变薄，通过离子注入以及退火形成第一导电型的缓冲层(16)，通过离子注入以及退火形成重掺杂集电区(17)，在底部处形成集电极(25)。
[0072]进一步的，其中所述分裂栅(21)通过光刻以及蚀刻进行图案化。
[0073]进一步的，其中离子注入任选地在蚀刻所述分裂栅(21)之后执行，以增加n_-外延(14)的上部部分的掺杂浓度。
[0074]进一步的，其中所述ILD(32)、所述半绝缘场板(34)以及所述薄电介质层(33)同时通过光刻以及蚀刻进行图案化。
【附图说明】
[0075]图1是现有技术功率MOSFET结构的截面图。
[0076]图2是另一现有技术功率MOSFET结构的截面图。
[0077]图3是又另一现有技术功率MOSFET结构的截面图。
[0078]图4是实施于功率MOSFET中的本发明的截面图。
[0079]图5是实施于IGBT中的本发明的截面图。
[0080]图6A至图6H示出先前在图4中示出的功率MOSFET的关键制造过程步骤。
[0081]图7A至图7H示出先前在图5中示出的IGBT的关键制造过程步骤。
【具体实施方式】
[0082]图1是现有技术功率MOSFET结构的截面图。栅电极(21)在栅电介质(31)的顶部上，并且栅电介质(31)覆盖rT-外延(14)的整个表面。
[0083]图2是另一现有技术功率MOSFET结构的截面图。装置具有分裂栅(21)以及栅
(21)下方的栅电介质(31)。仅n_-外延(14)的小部分表面由栅电介质(31)覆盖，而剩余的表面由层间电介质(ILD) (32)覆盖。
[0084]图3是又另一现有技术功率MOSFET结构的截面图。装置具有分裂栅(21)以及位于分裂栅(21)之间的虚拟栅(22)。虚拟栅(22)连接到源极电极(22)，并且虚拟栅(22)通过ILD(32)与分裂栅(21)隔离。
[0085]图4是实施于功率MOSFET中的本发明的截面图。平面功率MOSFET结构包括在底部处的漏极电极(23) ;n+衬底(15);在11+衬底(15)的顶部上的η 外延(14) ;ρ+扩散
(12)，所述ρ+扩散由源极电极(22)接触；ρ型体区(13)，所述ρ型体区通过ρ+扩散(12)连接到源极电极(22) ;η+源极(11)，所述η+源极由源极电极(22)接触；栅电介质(31)，所述栅电介质覆盖P型体区(13)的表面并且在η+源极(11)与η_-外延(14)之间形成沟道；在栅电介质(31)的顶部上的分裂栅电极(21);薄电介质层(33)，所述薄电介质层覆盖分裂栅
(21)以及η_-外延(14)的表面两者；半绝缘场板(34)，所述半绝缘场板在薄电介质层(33)的顶部上并且在侧壁处由源极电极(22)接触；在半绝缘场板(34)的顶部上的层间电介质(ILD) (32);以及源极电极(22)，所述源极电极在接触孔(41)中并且在ILD(32)的顶部上。源极电极(22)和漏极电极(23)通常是金属或金属硅化物。栅电介质(31)通常是氧化硅，但是其他高介电常数材料(例如，氧化铝、氮氧化物以及二氧化铪)还可以用作栅电介质
(31)ο装置的栅电极(21)通常是多晶硅，因为其适合于自对准高温过程。然而，出于最小化栅电阻的目的，金属或金属硅化物还可以用作栅电极(21)。薄电介质层(33)通常是氧化硅，但是其他介电材料也可以用于隔离目的。ILD(32)也用于隔离，并且通常ILD(32)是氧化硅。半绝缘场板(34)可以是任何高电阻率材料，其包含(但不限于)氮化钛、多晶硅以及非晶娃。
[0086]图5是实施于IGBT中的本发明的截面图。IGBT的结构类似于先前在图4中所示的功率MOSFET的结构。在IGBT中，发射极(24)而不是源极电极(22)位于表面处，并且集电极(25)而不是漏极电极(23)位于底部处。在IGBT中不存在n+衬底(15)，但是η缓冲区(16)以及P+集电区(17)位于η—漂移区(14)的下方。
[0087]图6Α至图6Η示出先前在图4中示出的功率MOSFET的关键制造过程步骤。制造过程包括(I)通过外延生长在η+衬底(15)的顶部上形成η 外延(14) ; (2)通过注入以及主扩散形成P+扩散(12) ;(3)形成栅电介质(31)，通过淀积形成栅电极(21)，图案化栅电介质(31)以及栅电极(21)两者；(4)通过自对准注入以及主扩散形成ρ型体区(13) ;(5)通过图案化栅电极(21)以及栅电介质(31)形成分裂栅(21) ;(6)通过注入以及退火形成η.源极(11)，淀积薄电介质层(33)、半绝缘场板(34)以及ILD(32) ； (7)图案化ILD(32)、半绝缘场板(34)以及薄电介质层(33)以形成接触孔(41);以及(8)在表面处形成源极电极(22)并且在底部处形成漏极电极(23)。在制造过程中，分裂栅(21)通过光刻以及随后蚀刻而形成。通常此种光刻需要额外的掩模。此外，在形成分裂栅(21)之后，离子注入步骤可以任选地在形成n+源极(11)之前添加，以增加n_-外延(14)的上部部分的掺杂浓度，并且因此产生减小的导通电阻。ILD(32)、半绝缘场板(34)以及薄电介质层(33)可以通过使用用于接触孔(41)的掩模光刻并且随后蚀刻而一起进行图案化。
[0088]图7A至图7H示出先前在图5中示出