半导体结构的形成方法
【技术领域】
[0001]本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。
【背景技术】
[0002]在目前的半导体产业中，集成电路产品主要可分为三大类型:逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪存存储器(flash memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
[0003]参考图1，图1为现有的闪存存储器的结构示意图，包括:半导体衬底100，位于所述半导体衬底100上分立的存储晶体管栅极堆叠和选择晶体管栅极堆叠，所述存储晶体管栅极堆叠包括位于半导体衬底100表面的隧穿氧化层101、位于隧穿氧化层101上的浮栅102、位于浮栅102上的控制栅介质层103和位于控制栅介质层103上的控制栅104，所述选择晶体管栅极堆叠包括位于半导体衬底100表面的选择栅介质层105和位于选择栅介质层105上的选择栅106 ;还包括位于存储晶体管栅极堆叠和选择晶体管栅极堆叠之间的半导体衬底100内的共源漏区108，位于存储晶体管栅极堆叠远离共源漏区108 —侧的半导体衬底100内的源区107，位于选择晶体管栅极堆叠的远离共源漏区108 —侧的半导体衬底100内的漏区109。
[0004]现有的闪存存储器的性能仍有待提高。
【发明内容】
[0005]本发明解决的问题是提高形成的闪存器件的性能。
[0006]为解决上述问题，本发明提供一种半导体结构的形成方法，包括:提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述半导体衬底的第一区域上形成若干平行排布的多晶硅栅，每个多晶硅栅包括若干第一部分和与第一部分相邻的第二部分；形成覆盖所述多晶硅栅表面和第一区域的半导体衬底表面的控制栅介质层；刻蚀多晶硅栅的第一部分上的部分控制栅介质层，在控制栅介质层中形成暴露出多晶硅栅的第一部分的部分表面的开口 ；在半导体衬底的第二区域表面上形成逻辑晶体管的栅介质层；在形成栅介质层后，清洗所述开口 ；形成覆盖所述栅介质层、控制栅介质层和半导体衬底的第二多晶硅层，所述第二多晶硅层填充满开口 ；刻蚀第二区域的第二多晶硅层，形成逻辑晶体管的栅电极；沿与多晶娃栅排布方向垂直的方向刻蚀第一区域的第二多晶娃层和第一部分和第二部分的多晶硅栅，形成浮栅、位于浮栅上的控制栅、以及位于开口区域的选择栅。
[0007]可选的，所述多晶硅栅和控制栅介质层的形成过程为:在所述半导体衬底上形成硬掩膜层，所述硬掩膜层中具有暴露第一区域和第二区域的半导体衬底表面的若干第一开口 ；沿第一开口刻蚀所述半导体衬底，在第一区域和第二区域的半导体衬底中形成若干第一凹槽；在第一凹槽和第一开口中填充满隔离材料，形成浅沟槽隔离结构；去除所述硬掩膜层，在浅沟槽隔离结构之间形成第二凹槽；在第二凹槽中形成填充满第二凹槽的第一多晶硅层；回刻蚀第一区域的浅沟槽隔离结构，形成第三凹槽，在所述第三凹槽的侧壁和底部以及第一多晶硅层表面形成控制栅介质材料层；去除第二区域的半导体衬底上的控制栅介质层材料层、第一多晶硅层和部分浅沟槽隔离结构，在第二区域的半导体衬底上形成若干多晶娃栅，和位于多晶娃栅表面的控制栅介质层。
[0008]可选的，在第二凹槽中形成第一多晶硅层之前，还包括:在所述第二凹槽底部的半导体衬底上形成隧穿氧化层。
[0009]可选的，清洗所述开口采用湿法清洗。
[0010]可选的，湿法清洗采用的溶液为稀释的氢氟酸。
[0011]可选的，所述开口的宽度小于多晶硅栅的宽度。
[0012]可选的，所述开口的宽度为多晶硅栅宽度的0.6?0.85倍。
[0013]可选的，所述控制栅介质层为多层堆叠结构。
[0014]可选的，所述控制栅介质层为氧化硅层、氮化硅层和氧化硅层的三层堆叠结构。
[0015]可选的，所述第二区域的半导体衬底包括第三区域和第四区域。
[0016]可选的，在形成控制栅介质层后，对第二区域的半导体衬底分别进行第一离子注入和第二离子注入，分别形成第一阱区和第二阱区。
[0017]可选的，所述第一离子注入和第二离子注入的掺杂的离子类型相同或不相同。
[0018]可选的，所述栅介质层包括第一栅介质层和第二栅介质层，在第三区域的半导体衬底上形成第一逻辑晶体管的第一栅介质层；在第四区域的半导体衬底上形成第二逻辑晶体管的第二栅介质层，第一栅介质层和第二栅介质层的厚度不相同。
[0019]可选的，形成第一栅介质层后，清洗所述开口底部的多晶硅栅。
[0020]可选的，形成第二栅介质层后清洗所述开口底部的多晶硅栅。
[0021]可选的，所述第一栅介质层和第二栅介质层的形成工艺为热氧化。
[0022]可选的，第二栅介质层的厚度为10?20埃，所述第一栅介质层的厚度为21?30埃。
[0023]与现有技术相比，本发明的技术方案具有以下优点:
[0024]本发明半导体结构的形成方法实现了逻辑晶体管和闪存器件的集成制作工艺，本发明半导体结构的形成方法在半导体衬底的第二区域表面上形成逻辑晶体管的栅介质层后，清洗半导体衬底的第一区域的控制栅介质层中形成的开口，能够去除开口底部的多晶硅栅表面形成的热氧化层和自然氧化层，在形成覆盖所述控制栅介质层并填充开口的第二多晶硅层时，减小了第二多晶硅层和多晶硅栅的接触电阻，使得通过刻蚀第二多晶硅层和多晶硅栅形成的选择栅的接触电阻也减小，提高了闪存器件的性能，另外，形成多晶硅栅和控制栅介质层后，刻蚀多晶硅栅的第一部分上的部分控制栅介质层，在控制栅介质层中形成暴露出多晶硅栅的第一部分的部分表面的开口，在控制栅介质层上形成第二多晶硅层时，第二多晶硅层填充开口，刻蚀第一区域的开口两侧第二多晶硅层、部分控制栅介质层和第一部分的多晶栅，形成选择栅，刻蚀第二部分上的部分第二多晶硅层和控制栅介质层、第二部分多晶硅栅，形成浮栅、位于浮栅上的控制栅介质层、位于控制栅介质层上的控制栅，多晶硅栅第一部分和第二部分上的第二多晶硅层的表面基本齐平，因此通过刻蚀形成控制栅和选择栅时，减小了刻蚀的差异性，提高了形成的闪存器件的性能。
[0025]进一步，通过形成具有第一开口的硬掩膜层，然后刻蚀半导体衬底形成第一凹槽，接着在第一凹槽和第一开口内填充满隔离材料形成浅沟槽隔离结构，接着去除硬掩膜层形成第二凹槽，在第二凹槽中填充第一多晶硅层，形成多晶硅栅，多晶硅栅的位置与硬掩膜层的位置相对应，使得多晶硅栅自对准的形成在相邻浅沟槽隔离结构之间的半导体衬底上，提高了多晶硅栅位置的精度。
【附图说明】
[0026]图1为现有的闪存存储器的结构示意图；
[0027]图2?图16为本发明实施例半导体结构的形成过程的结构示意图。
【具体实施方式】
[0028]现有技术的闪存器件的制作过程为:在半导体衬底上形成隧穿氧化硅薄膜，在所述隧穿氧化硅薄膜上形成第一多晶硅层；依次刻蚀所述第一多晶硅层和隧穿氧化硅薄膜，形成位于半导体衬底上的隧穿氧化层和位于隧穿氧化层上的浮栅；形成覆盖所述半导体衬底和浮栅的栅介质层和位于栅介质层上的第二多晶硅层；依次刻蚀所述第二多晶硅层和栅介质层，在浮栅上形成控制栅介质层，在控制栅介质层上形成控制栅，以及在控制栅一侧的半导体衬底上形成选择栅介质层和位于选择栅介质层上的选择栅。
[0029]现有的闪存器件的制作方法，浮栅是通过光刻和刻蚀工艺形成，但是随着工艺节点的越来越小，现有形成的浮栅的精度受到限制。另外，刻蚀第二多晶硅层时，浮栅上的第