辅助电极204可以通过钝化层过孔205与数据线201连接。
[0047]此外，本发明实施例还提供了一种阵列基板，包括多个上述像素结构。
[0048]与本发明实施例提供的一种像素结构属于同一发明构思，本发明实施例还提供了一种阵列基板的制造方法。
[0049]如图3所示，为本发明实施例提供的一种阵列基板的制造方法的流程示意图，该方法主要包括以下步骤：
[0050]步骤301 :在栅绝缘层之上形成图案化的数据线。
[0051 ] 优选地，在步骤301之前，所述方法还包括：
[0052]第一步：提供一基底。
[0053]如图4(a)所不，为提供的一基底401，其中，所述基底可以是玻璃基底、金属基底、石英基底、有机物基底，本发明并不对此进行具体限定。
[0054]第二步：在所述基底之上形成图案化的两个公共电极。
[0055]如图4 (b)所示，在基底401之上，利用沉积工艺形成公共电极层，然后利用光刻工艺，形成图案化的公共电极402。所述的沉积工艺可以是物理气相沉积工艺，也可以是化学气相工艺。本发明所涉及的光刻工艺即为现有的光刻工艺，在此不作赘述。
[0056]此外，为了便于描述，本发明所涉及的阵列基板的制造工艺流程图中仅示出了一个像素结构，其他并未示出。
[0057]第三步：在所述公共电极之上形成覆盖整个基底的栅绝缘层。
[0058]如图4(c)所示，在形成公共电极402的基底上，沉积覆盖整个基底的栅绝缘层403。该栅绝缘层一般为透明绝缘材料。
[0059]然后，如图4(d)所示，在栅绝缘层403之上，利用沉积工艺形成数据线膜层，并利用光刻工艺形成数据线404。由于光刻工艺是需要在数据线膜层上覆盖具有一定图案的掩膜板，并利用光照、显影、刻蚀等工艺形成数据线404，因此，考虑到覆盖掩膜板时并不一定能够准确对位，这一对位偏差最终可能会导致得到的数据线404的位置偏离其应该所在的准确对位的位置（虚线框所示，可记为该像素结构的中线），具体可参照图4(d)所示。
[0060]步骤302 :在所述数据线之上形成钝化层。
[0061]如图4(e)所示，在数据线404之上沉积形成覆盖整个基底的钝化层405。
[0062]步骤303 :在所述钝化层中形成位于所述数据线的上方的钝化层过孔。
[0063]在本发明实施例中，由于考虑到数据线404的位置可能偏离其应该所在的准确对位的位置，导致与最终形成的、位于两侧的像素电极形成的两个侧向电容不相等。需要在数据线上方设置辅助电极，但是该辅助电极需要与数据线相连接才可以起到作用。因此，需要在钝化层405中利用光刻工艺在位于数据线的上方形成钝化层过孔406，如图4(f)所示，该钝化层过孔406在垂直基底方向上的投影位于数据线404上，这样才能保证之后形成的辅助电极通过该钝化层过孔406与数据线404相连。其中，上述结构的限定，导致在下一步骤304中形成的辅助电极在垂直基底方向上的投影与所述数据线部分交叠或全部交叠。但是，考虑到以上偏离均在生产工艺允许的范围内，不会出现较大偏差。
[0064]步骤304 :在所述钝化层之上形成像素电极和辅助电极，其中，所述相邻两个像素电极在垂直基底方向上的投影分别位于所述数据线的两侧，所述辅助电极位于所述数据线上方，通过所述钝化层过孔与所述数据线连接，所述辅助电极与分布在两侧的像素电极之间的距离相等。
[0065]在本发明实施例中，此步骤304为最关键的工艺流程，考虑到在形成数据线时，是由于制造数据线形状的掩膜板的对位不准确造成形成的数据线的对位不准确。而在该步骤中，利用沉积工艺形成像素电极，无论怎样都可能造成与数据线的对位偏差，因此，在本发明实施例中，利用精度较好的掩膜板，如图5(a)和5(b)所示，分别为利用正性光刻胶和负性光刻胶的掩膜板示意图，在每个掩膜板中，像素电极区域对应的掩膜板单元距离辅助电极区域对应的掩膜板单元的距离相等，均为d。
[0066]无论利用上述哪个掩膜板，最好是本发明所述的一体化的掩膜板，都可以形成像素电极407，且在相邻两个像素电极407的中间位置形成辅助电极408，如图4(g)所示，该辅助电极408通过钝化层过孔406与数据线404相连，而且，辅助电极408与所述相邻两个像素电极407的距离相等。在形成的该像素结构中，辅助电极408分别与像素电极407直接形成电容Cpl和电容Cp2，其中，Cpl = Cp2 ;数据线404分别与像素电极407直接形成电容Cpl丨和电容Cp2丨，其中，当数据线404与像素电极407分别对位准确的时候，Cpl丨=Cp2 '，当数据线404与像素电极407分别对位不准确的时候，Cpl ' Φ Cp2 '。但是，由于辅助电极408与数据线404是通过钝化层过孔406连接在一起的，因此，数据线404与像素电极407形成的侧向电容分别为:Cpl+Cpl '和Cp2+Cp2'。而在该像素结构中，侧向电容还是主要由Cpl和Cp2起主导作用，Cpl丨和Cp2丨相对于Cpl和Cp2而言，是非常小的，几乎可以忽略，因此，数据线404与像素电极407形成的侧向电容分别可以近似为:Cpl和 Cp2o
[0067]从而，无论数据线404是否准确对位，只要在形成像素电极407的同时形成辅助电极408，且满足上述条件，都能保证形成图数据线404与两侧的像素电极407之间的侧向电容近似相等，在很大程度上减小了串扰的发生。而且，在本发明实施例中，即使形成像素电极407时的掩膜板没有准确对位，形成的像素电极407和辅助电极408之间的距离也是相等的，从而保证数据线404通过辅助电极408与像素电极之间形成电容，且形成相等的、较大幅度的电容。
[0068]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
[0069]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种像素结构，其特征在于，包括: 数据线； 位于所述数据线之上的钝化层； 位于所述钝化层之上的像素电极和辅助电极，且相邻的两个所述像素电极的投影分别位于所述数据线的两侧，所述辅助电极设置在相邻的两个所述像素电极之间，并且通过钝化层过孔与所述数据线连接，其中，所述辅助电极与分布在所述辅助电极两侧的像素电极之间的距离相等。
2.如权利要求1所述的像素结构，其特征在于，还包括: 位于所述数据线下方的覆盖整个基板的栅绝缘层； 位于所述栅绝缘层下方的图案化的公共电极，其中，所述公共电极与所述像素电极在垂直基底方向上的投影重合； 位于所述公共电极下方的基底。
3.如权利要求1所述的像素结构，其特征在于，所述辅助电极在垂直基底方向上的投影与所述数据线部分交叠或全部交叠。
4.一种阵列基板，其特征在于，包括权利要求1-3任一项所述的像素结构。
5.一种阵列基板的制造方法，其特征在于，包括: 在栅绝缘层之上形成图案化的数据线； 在所述数据线之上形成钝化层； 在所述钝化层中形成位于所述数据线的上方的钝化层过孔； 在所述钝化层之上形成像素电极和辅助电极，其中，相邻的两个所述像素电极在垂直基底方向上的投影分别位于所述数据线的两侧，所述辅助电极设置在相邻的两个所述像素电极之间，并且通过所述钝化层过孔与所述数据线连接，所述辅助电极与分布在所述辅助电极两侧的像素电极之间的距离相等。
6.如权利要求5所述的方法，其特征在于，在栅绝缘层之上形成图案化的数据线之前，所述方法还包括: 提供一基底； 在所述基底之上形成图案化的公共电极； 在所述公共电极之上形成覆盖整个基板的栅绝缘层。
7.如权利要求5所述的方法，其特征在于，所述辅助电极在垂直基底方向上的投影与所述数据线部分交叠或全部交叠。
【专利摘要】本发明公开了一种像素结构、阵列基板及其制造方法，本发明不关心数据线是否对位准确，只需在形成像素电极的同时形成位于数据线上方的、且通过钝化层过孔与数据线相连的辅助电极即可，该辅助电极除了与数据线相连之外，还分别与两侧的像素电极的距离相等。从而，辅助电极与像素电极直接形成了起主导作用的两个相等电容，数据线与像素电极直接形成的两个电容相对较小，进而，无论数据线与像素电极直接形成的两个电容是否相等，都不会影响数据线与像素电极的两个侧向电容，数据线与像素电极的两个侧向电容相等，减少了串扰现象的发生，在一定程度上提高了阵列基板在后续使用过程中的显示品质。
【IPC分类】H01L27-12, H01L21-77
【公开号】CN104752440
【申请号】CN201510125756
【发明人】王宝强
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
【公开日】2015年7月1日
【申请日】2015年3月20日