半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种适用于高耐压功率模块(彡600V)的半导体装置的制造方法。
【背景技术】
[0002]在适用于高耐压功率模块的二极管、IGBT等半导体装置中，为了使耐压提高而在激活区域的周边设置终端区域。在此，所谓激活区域是指在半导体装置的ON状态时主电流流过的区域。所谓终端区域是指在ON状态下主电流不流过，在OFF状态时(施加反向偏置时)将耗尽层在器件横向上延伸而保持耐压的区域。
[0003]在现有的半导体装置中，在恢复动作时，在终端区域和激活区域的边界，载流子浓度上升，因此正极侧的电场强度上升，超过临界电场强度而促进碰撞电离化。由于该部分的电流密度上升，因此温度局部地变高，超过临界温度(大于或等于800K)导致热破坏(例如，参照非专利文献I)。作为该问题的对策，提出了在激活区域的正极层的端部设置镇流电阻(例如，参照非专利文献2)。
[0004]非专利文献1:K.Nakamura，et al,aAdvanced RFC Technology with New CathodeStructure of Field Limited Rings for High Voltage Planar D1de，’Troc.1SPSD’10，pp.133-136,2010
[0005]非专利文献2:A.Nishii，et al.，Proc.1SPSD，11，pp96_99，2011
【发明内容】
[0006]如果设置镇流电阻，则能够提高恢复破坏耐量。但是，当前存在下述问题，即，由于通过与形成正极层的工序不同的其他工序形成镇流电阻，因此制造工序变得复杂。
[0007]本发明就是为了解决上述的课题而提出的，其目的在于得到一种能够不增加制造工序，而提高恢复破坏耐量的半导体装置的制造方法。
[0008]本发明所涉及的半导体装置的制造方法，其特征在于，具有下述工序:在具有激活区域和终端区域的半导体衬底的主面上形成绝缘膜，并对所述激活区域上的所述绝缘膜进行蚀刻而形成第I开口 ；以及使用所述绝缘膜作为掩模，一边使所述半导体衬底旋转，一边从相对于所述半导体衬底的所述主面的法线方向倾斜大于或等于20°的方向向所述半导体衬底注入杂质，在所述激活区域形成扩散层，所述扩散层与所述第I开口相比延伸至所述终端区域侧的所述绝缘膜的下方。
[0009]发明的效果
[0010]根据本发明，能够提高恢复破坏耐量，而不增加制造工序。
【附图说明】
[0011]图1是表示本发明的实施方式I所涉及的半导体装置的制造方法的剖面图。
[0012]图2是表示本发明的实施方式I所涉及的半导体装置的制造方法的剖面图。
[0013]图3是表示本发明的实施方式2所涉及的半导体装置的制造方法的剖面图。
[0014]图4是表示本发明的实施方式3所涉及的半导体装置的制造方法的剖面图。
[0015]图5是表示本发明的实施方式4所涉及的半导体装置的制造方法的剖面图。
[0016]图6是表示本发明的实施方式5所涉及的半导体装置的制造方法的剖面图。
[0017]图7是表示本发明的实施方式6所涉及的半导体装置的制造方法的剖面图。
[0018]图8是表示本发明的实施方式7所涉及的半导体装置的制造方法的剖面图以及俯视图。
[0019]图9是表示本发明的实施方式8所涉及的半导体装置的制造方法的剖面图以及俯视图。
【具体实施方式】
[0020]参照附图对本发明的实施方式所涉及的半导体装置的制造方法进行说明。有时对于相同或对应的结构要素标注相同标号，省略重复的说明。
[0021]实施方式1.
[0022]图1以及图2是表示本发明的实施方式I所涉及的半导体装置的制造方法的剖面图。
[0023]首先，如图1所示，在具有激活区域和终端区域的n_型半导体衬底I的主面上形成氧化膜2。通过照相制版技术对激活区域上的氧化膜2进行蚀刻而形成开口 3，与此同时，对终端区域上的氧化膜2进行蚀刻而形成多个开口 4。此时，在开口 3内残留薄膜5，在多个开口 4内残留薄膜6。
[0024]然后，使用氧化膜2作为掩模，一边使η-型半导体衬底I旋转，一边从相对于η -型半导体衬底I的主面的法线方向倾斜大于或等于20°的方向，经由薄膜5、6向η_型半导体衬底I注入杂质，进行高温激励。由此，分别同时在激活区域形成P型正极层7、在终端区域形成多个P型环状层8。P型正极层7与开口 3相比延伸至终端区域侧的氧化膜2的下方。其进入宽度为wl。
[0025]然后，如图2所示，在终端区域的端部形成η型沟道截断层9。利用湿蚀刻对薄膜
5、6进行过蚀刻，形成正极电极10、环状电极11。为了将来自外部的影响抑制为最小限度，在终端区域形成Si0x、SiN等钝化膜12。有时根据所要保持的耐压，在钝化膜12上形成聚酰亚胺类材料。在η—型半导体衬底I的背面形成η型负极层13，形成与该η型负极层13连接的负极电极14。
[0026]在本实施方式中，由于从相对于半导体衬底的主面的法线方向倾斜大于或等于20°的方向注入杂质，因此，P型正极层7相对于开口 3向横向扩展。由此，P型正极层7与开口3相比延伸至终端区域侧的氧化膜2的下方。该延伸出的区域成为镇流电阻。如上所述，通过在激活区域的P型正极层7的端部设置镇流电阻，从而能够对由于在恢复(截止)动作时积蓄在终端区域中的载流子向P型正极层7的端部集中而引起的热破坏进行抑制。因此，能够不增加制造工序，而提尚恢复破坏耐量。
[0027]另外，在本实施方式中，同时形成分别配置在激活区域和终端区域的开口，同时形成两个区域的扩散层。由此，能够将制造工序简化，而不会对器件特性(例如，耐压VRRM电流IRRM、阶跃恢复耐量等)造成不良影响。
[0028]另外，将薄膜5、6的膜厚设为作为与所要注入的离子种类对应的衬垫氧化膜所需要的膜厚。由此，能够降低对η—型半导体衬底I的损伤，使电气特性稳定化。另外，无需单独地形成衬垫氧化膜，因此能够将制造工序简化。并且，能够通过调整薄膜5、6的膜厚，从而将两个区域的扩散层的实际剂量设定为最优的值。
[0029]在此，如果降低P型正极层7的剂量，则正向电压VF增加，恢复损耗(Erec)减少。即，VF — EREC折衷关系曲线向高速侧偏移。因此，作为安装于高频用途的逆变器的续流二极管，即使VF增加，使EREC减少的优点也明显，因此P型正极层7的剂量优选降低至能够确保静耐压的程度。
[0030]另外，ρη结的VF的温度依赖性基本上为正，如果温度上升则电流变得容易流过。在大容量的功率模块内，由于大多将功率芯片并联连接，因此，在模块内芯片的温度分布不均匀的情况下，产生电流进一步流过发热量较大的芯片而进行发热的正反馈，存在引起模块破坏的可能性。因此，室温的VF曲线和高温的VF曲线相交叉的电流值即交点越低越好。因此，降低正极.负极的有效剂量，降低来自两者的载流子注入效率，从而降低交点。
[0031]此外，P型正极层7和P型环状层8的剂量、扩散深度、宽度、数量、正极电极10、环状电极11、氧化膜2的设计是根据所要保持的耐压而不同的设计参数。
[0032]实施方式2.
[0033]图3是表示本发明的实施方式2所涉及的半导体装置的制造方法的剖面图。通过多次进行照相制版和蚀刻，使薄膜5的厚度tl和薄膜6的厚度t2不同。在此，由于tl>t2，因此激活区域的P型正极层7的剂量变得低于终端区域的P型环状层8的剂量。而且，与实施方式I相同地，一边使rT型半导体衬底I旋转，一边从相对于n ^型半导体衬底I的主面的法线方向倾斜大于或等于20°的方向，经由薄膜5、6向η_型半导体衬底I注入杂质，进行尚温激励。
[0034]如上所述，在本实施方式中薄膜5和薄膜6的厚度不同。由此，能够通过一次离子注入分别形成适当剂量的P型正极层7和P型环状层8。
[0035]在此，存在对P型正极层7的剂量进行调整而得到适于高速恢复动作(低EREC)、且也适于低速恢复动作(低正向电压VF)的二极管的方法。但是，该P型正极层7对二极管的电气特性造成较大的影响。如果提高剂量，则恢复时的电压振荡现象变得容易发生。相反地，如果降低剂量，则向正极侧的耗尽层进入宽度变大，耐压下降。即，在由P型正极层7实现的VF - EREC折衷关系特性的控制范围中存在限制。另一方面，在终端区域的P型环状层8、Resurf构造中分别存在最优的剂量。
[0036]因此，在本实施方式中，使薄膜5、6的膜厚不同。由此，能够