半导体装置的制造方法及半导体装置的制造方法
【专利说明】半导体装置的制造方法及半导体装置
[0001][相关申请案]
[0002]本申请案享有以日本专利申请案2014-52716号(申请日:2014年3月14日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
[0003]实施方式的发明涉及一种半导体装置的制造方法及半导体装置。
【背景技术】
[0004]近年来，伴随着通信技术或信息处理技术的发展，要求半导体装置的小型化及高速化。为应对此，在半导体装置中推进以如下为目的的半导体封装的开发，即，通过积层有复数个半导体芯片的三维安装而缩短零件间的配线的长度来应对动作频率的增大，且提高安装面积效率。
[0005]例如，在NAND (与非)型闪速存储器等半导体装置中，自小型化及高速化的观点考虑，提出有在同一配线基板积层存储器控制器与存储器芯片的三维安装构造。作为三维安装构造，例如有利用TSV(Through Silicon Via,娃通孔)方式的积层构造。
[0006]在制造利用TSV方式的积层构造的半导体装置时，通过在导线架等金属板上积层复数个半导体芯片，且使用贯通半导体芯片的贯通电极进行半导体芯片间的电性连接而形成积层体，并通过底部填充树脂密封半导体芯片间。其后，使积层体与配线基板贴合。进而，通过填充密封树脂而密封积层体，在配线基板形成外部连接端子之后，进行切割而对应积层体来分离配线基板。
[0007]在利用底部填充树脂的密封步骤中，为了不使用以密封某一积层体的底部填充树脂扩散至邻接的其他积层体的形成区域而在金属板上设置有密封材料流出防止体，但如此会使金属板的尺寸不得不相应地变大有设置该防止体的程度。进而，在三维安装构造中，半导体装置易于变厚。由此，为了缩小半导体装置的尺寸，例如需要缩小设置积层体的基板的面积，并且使半导体装置变薄。
【发明内容】
[0008]实施方式的发明所欲解决的课题在于缩小半导体装置的尺寸。
[0009]实施方式的半导体装置的制造方法是如下方法，S卩，对半导体基板的表面格子状的形成槽，在半导体基板上的由槽包围的区域通过积层复数个半导体芯片而形成积层体，且在由槽包围的区域形成覆盖复数个半导体芯片间及复数个半导体芯片的侧面的第I密封树脂层，对应积层体而分离半导体基板，以半导体芯片位于配线基板侧的方式将积层体搭载在配线基板上，且在配线基板上形成密封积层体的第2密封树脂层，对应积层体而分离配线基板，在形成第I密封树脂层之后且分离配线基板之前，自半导体基板的形成有积层体的面的相反侧的面沿厚度方向磨削半导体基板的一部分。
【附图说明】
[0010]图1是表示半导体装置的制造方法例的流程图。
[0011]图2A及B是用以说明半导体装置的制造方法例的图。
[0012]图3A及B是用以说明半导体装置的制造方法例的剖面图。
[0013]图4A及B是用以说明半导体装置的制造方法例的剖面图。
[0014]图5A及B是用以说明半导体装置的制造方法例的剖面图。
[0015]图6A及B是表示半导体装置的构造例的图。
[0016]图7是表示半导体装置的制造方法例的流程图。
[0017]图8A及B是用以说明半导体装置的制造方法例的剖面图。
[0018]图9A及B是用以说明半导体装置的制造方法例的剖面图。
【具体实施方式】
[0019]以下，参照图式对实施方式进行说明。再者，图式是示意性的图，例如存在厚度与平面尺寸的关系、各层的厚度的比率等与实际情况不同的情形。又，实施方式中，对实质上相同的构成要素附上相同符号并省略说明。
[0020](第I实施方式)
[0021]图1是表示半导体装置的制造方法例的流程图。图1所示的半导体装置的制造方法例至少包括:准备步骤(Sl-1)，准备半导体基板；积层步骤(S1-2)，在半导体基板上通过积层复数个半导体芯片而形成积层体；第I密封步骤(S1-3)，在半导体基板上形成覆盖复数个半导体芯片间及复数个半导体芯片的侧面的密封树脂层;第I分离步骤(S1-4)，对应积层体而分离半导体基板；搭载步骤(S1-5)，将积层体搭载在配线基板上；第2密封步骤(S1-6)，形成密封积层体的密封树脂层；磨削步骤(S1-7)，磨削半导体基板的一部分；端子形成步骤(S1-8)，形成外部连接端子；及第2分离步骤(S1-9)，对应积层体而分离配线基板。参照图式对所述步骤进一步进行说明。
[0022]参照图2对准备步骤(Sl-1)及积层步骤(S1-2)进行说明。图2是用以说明半导体装置的制造方法例的图，图2(A)是俯视图，图2(B)是沿图2(A)的线段X-Y的剖面图。再者，方便起见，图2 (A)中省略图2(B)的一部分构成要素而图示。于此，作为一例，对在I片半导体基板I形成复数个积层体11的例进行说明。
[0023]准备步骤(Sl-1)中，准备半导体基板I。半导体基板I在表面具有设置为格子状的槽Cl。槽Cl具有防止底部填充树脂的过度扩散的功能、及用于形成积层体时的位置对准的作为对准标记的功能。槽Cl例如针对每一积层体11而设置为格子状，对应于邻接的积层体11而设置的格子状的槽Cl如图2(B)所示般排列设置。槽Cl的深度例如为大于等于50 μ m且小于等于100 μ m。槽Cl较佳为如图2(A)所示般，设置在较半导体基板I的缘靠内侧。槽Cl是例如通过使用金刚石刀片等对半导体基板I进行磨削而形成。再者，槽Cl的剖面形状并未特别限定。再者，准备步骤(Sl-1)中，亦可对于半导体基板I的表面形成槽Cl。
[0024]作为半导体基板1，可使用例如硅基板。硅基板因槽Cl的形成及使基板变薄等的加工较为容易，故而较佳。再者，半导体基板I亦可为再生基板。又，图2(A)中，半导体基板I的形状为圆形，但并不限定于此，例如亦可为矩形状。
[0025]积层步骤(S1-2)中，如图2(A)及图2(B)所示般，在半导体基板I上的由槽Cl包围的区域通过积层复数个半导体芯片而形成积层体11。
[0026]在积层体11的形成中，首先，隔着黏接层21而在半导体基板I贴合半导体芯片22a。作为黏接层21，可使用例如聚酰亚胺等树脂膜。黏接层21在黏接半导体芯片22a之后通过熟化而硬化。
[0027]其次，积层复数个半导体芯片22b。于此，作为一例，形成7段半导体芯片22b的积层。半导体芯片22b具有贯通电极25。复数个半导体芯片22b隔着黏接层24而贴合，且通过设置在半导体芯片22b的表面的凸块电极23及贯通半导体芯片22b的贯通电极25而相互电性连接。再者，亦可在半导体芯片22b的凸块电极23的形成面的相反面设置电极垫，并经由电极垫及凸块电极23而与其他半导体芯片22b电性连接。进而，最下层的半导体芯片22b隔着黏接层24而贴合在半导体芯片22a，且通过凸块电极23及贯通电极25而电性连接在半导体芯片22a。
[0028]作为半导体芯片22a及半导体芯片22b，可使用例如存储器芯片等。作为存储器芯片，可使用例如NAND型快闪存储器等存储元件。再者，亦可在存储器芯片设置解码器等电路。再者，亦可在半导体芯片22a设置贯通电极，并通过贯通电极而使半导体芯片22a与半导体芯片22b电性连接。
[0029]作为凸块电极23，可使用例如金凸块、铜凸块、或焊锡凸块，作为焊锡凸块，可使用锡-银系、锡-银-铜系的无铅焊锡。
[0030]黏接层24具有用以维持半导体芯片22b的间隔的间隔件的功能。作为黏接层24，可使用例如热硬化性树脂等。
[0031]进而，在最上层的半导体芯片22b上形成配线层26。进而在配线层26上形成电极垫28。
[0032]作为配线层26的具体例，列举再配置半导体芯片22b的电极等的再配线层。配线层26为设置在半导体芯片22b上的再配线层，且具有连接配线27。连接配线27电性连接在最上层的半导体芯片22b的贯通电极25。
[0033]作为连接配线27及电极垫28，可使用例如铜、钛、氮化钛、铬、镍、金、或钯等的单层或积层。
[0034]其次，在配线层26上配置半导体芯片22c。作为半导体芯片22c可使用例如覆晶型半导体芯片，该半导体芯片22c经由焊锡球等连接端子而电性连接在连接配线27。例如，可通过热压接或还原气体环境下的回流焊而将半导体芯