半导体器件和集成电路的制作方法
【技术领域】
[0001]本发明涉及一种半导体器件并且涉及具有该半导体器件的集成电路。
【背景技术】
[0002]功率电子设备的半导体器件例如用作功率开关，其在高截止能力的同时具有高载流能力。
[0003]一般而言寻求具有经改善的可靠性的半导体器件，其方式是，所述半导体器件例如在长运行时长内以及在极端运行条件下保持其截止能力。
[0004]因此，本发明的任务是说明一种经改善的半导体器件以及一种用于制造经改善的半导体器件的方法。
【发明内容】
[0005]根据本发明，该任务通过独立权利要求的主题来解决。有利的改进方案在从属权利要求中予以描述。
[0006]专业人员将在阅读下面的详细描述并且观察附图以后认识到附加的特征和优点。
【附图说明】
[0007]附上了附图以便提供对本发明实施例的进一步理解，并且这些附图被包含在公开内容中并构成其一部分。附图阐释了本发明的实施例并且与说明书一起用于阐述原理。本发明的其它实施例以及大量所意图的优点被立即认识到价值，因为其可以在参考下列详细描述的情况下被更好地理解。附图的元件不一定相对于彼此是比例正确的。相同的附图标记相应地说明相似部分。
[0008]图1A示出了半导体器件的俯视图。
[0009]图1B示出了图1A中示出的半导体器件的一部分的横截面图。
[0010]图2A和2B示意性地阐释了根据实施方式的在图1B中示出的半导体器件的一部分。
[0011]图3A和3B示出了根据另一实施方式的半导体器件的一部分的横截面图。
[0012]图4A和4B示出了半导体器件的另一实施方式的一部分的横截面图。
[0013]图5A示出了半导体器件的另一实施方式的一部分的横截面图。
[0014]图5B至示出了图5A中所示的半导体器件的俯视图。
[0015]图6阐释了用于制造半导体器件的方法；以及
图7阐释了根据另一实施方式的用于制造半导体器件的方法。
【具体实施方式】
[0016]在下面的详细描述中参考附图，所述附图构成公开内容的一部分并且其中为了阐释目的而示出了本发明可在其中实施的具体实施例。在此方面，诸如“上方”、“下方”、“前方”、“后方”、“在前”、“在后”等等的方向术语是在参考正在描述的图的取向的情况下使用的。由于本发明的实施例的部件可以以多种不同取向来定位，因此方向术语被用于阐释目的而绝不用作限制性的。能够理解，可以使用其它实施例并且进行结构或逻辑改变，而不偏离本发明的范围。因此，下面的详细描述不应从限制性意义上来理解，并且本发明的范围由所附权利要求书来确定。
[0017]在下面的描述中使用的术语“衬底”或“半导体衬底”包括每种具有半导体表面的基于半导体的结构。衬底和结构应当被理解为:其包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、经掺杂和未经掺杂的半导体、由基半导体层或基本半导体层来支承的娃外延层以及其它半导体结构。例如，“衬底”或“半导体衬底”可以是单晶材料。半导体不需要基于硅。半导体同样可以是碳化硅、硅锗、锗、砷化锗或砷化镓或氮化镓。
[0018]在本公开中参考经掺杂的部分，比如第一或第二传导类型的经掺杂部分。能够清楚地理解的是，术语“第一”和“第二”传导类型可以涉及η型掺杂或P型掺杂的半导体部分或相反。这些部分可以通过众所周知的掺杂方法借助于掺杂物、比如作为针对硅材料的η型掺杂物的As、P、S、Sb来形成。针对硅材料的P型掺杂物的示例包括B、Al或In。
[0019]在本文中使用的用语“耦合”和/或“电耦合”不需要直接耦合，而是允许在“耦合”或“电耦合”的元件之间有元件。用语“电连接”应当说明彼此电连接的元件之间的低欧姆电连接。
[0020]图1A示出了根据一个实施方式的半导体器件I的俯视图。半导体器件I包括有源区域120以及布置在边缘处的边缘区域220。例如，半导体器件I可以以半导体芯片来实现，并且有源区域120布置在半导体芯片的中心区域中，而区域220布置在半导体芯片的边缘处。在半导体芯片的最外面的边缘处存在锯齿或裂缝框架225，在所述锯齿或裂缝框架225处例如在分离时各个半导体芯片被从半导体晶片中锯出。
[0021]在图1A中，半导体器件I被示为矩形、例如方形。但是显然，器件I可以采取每种任意形状。例如，角可以被倒圆，或者半导体器件I可以被实现为基本圆形、椭圆形、或者具有每种其它形状。有源区域120包含确定半导体器件的功能的器件部分，比如栅极、源极、漏极、阳极、阴极。例如，有源区域120可以是如下装置，其具有多个彼此平行布置并且彼此并联的、构造在半导体衬底中的器件单元。根据另一实施方式，有源区域120也可以包含仅仅一个器件单元。器件单元的示例是单极器件，比如MOSFET (金属氧化物半导体场效应晶体管)或肖特基二极管。另外的示例可以是双极器件，比如二极管、尤其是PIN 二极管、双极晶体管、IGBT (绝缘栅双极晶体管)或晶闸管。此外，在有源区域120中，不同器件可以相互组合。
[0022]在布置在有源区域之外的边缘区域220中包含边缘包封部的元件。这些元件通常用于在侧向上降低半导体器件内的垂直电压，所述垂直电压例如可能为几百V或几千Vo在合适构造的边缘区域的情况下保证半导体器件的截止能力。边缘区域中的边缘包封结构的示例包括下列之一或其组合:保护环、场板、结终端扩展(Junct1n Terminat1nExtens1n, JTE)结构、横向变化惨杂(Variat1n of Lateral Doping, VLD)结构。
[0023]图1B现在示出了图1A中示出的半导体器件的边缘包封部的一部分的横截面图。在半导体器件100的第一主表面110中构造有不同的经掺杂的区域227、252。在此，图1B中左边示出的区域是裂缝框架225，其包含经掺杂区域227，所述经掺杂区域227可以是p型或η型掺杂的。经掺杂区域252是半导体器件的有源区域的一部分。绝缘层240以及必要时另外的层被布置在半导体器件的第一主表面110之上。边缘区域220布置在有源区域120与裂缝框架225之间。在边缘区域220中一方面设置有所谓的沟道截断电极251，该沟道截断电极251例如可以与漏极电势连接。此外，边缘区域220可以包括源极场板239，该源极场板239可以处于源极电势。通常，在源极场板239与沟道截断电极251之间，截止电压在侧向上被降低。沟道截断电极251例如被连接为使得其将等势线的走向影响得使得可以以合适方式降低截止电压。此外，可以在边缘区域220中布置所谓的栅极流道(Gate-Runner)235。栅极流道所具有的任务例如是，将有源区域中的栅极电势分布到相应栅电极上。在有源区域120中作为示例示出了前述器件之一。显然，所述器件可以以任意方式如前述那样来实施。此外，可以在半导体衬底100的下侧上设置另外的层，例如经掺杂的层、金属层等等，以便保证器件的功能。
[0024]图2Α示出了边缘包封部220、尤其是沟道截断电极251的一部分的横截面图。所示横截面图示出了布置在半导体衬底100的第一主表面110之上的绝缘层240，该绝缘层240例如可以由氧化硅来制造。此外，可以在沟道截断电极251与半导体表面110之间布置传导层246、例如多晶硅层。另外，绝缘层240的一部分布置在传导层246与沟道截断电极251之间。另一绝缘层242布置在这些层之上，所述另一绝缘层242例如可以包含酰亚胺或者合适的其它绝缘体。此外，可以在酰亚胺层242之上布置合适的包封材料245、比如软性浇注体或塑胶。
[0025]已经确定了，当半导体器件在背向半导体衬底100的侧上的传导元件230、例如电极之一、例如沟道截断电极251具有与水平层相比扩大的表面时，可以改善半导体器件在较长时期内的可靠性。
[0026]例如，如图2Α中所示，元件可以具有如下的元件区域:没有到处于其之上或其之下的导电平面的电接触部与所述元件区域接界。参考图2Α中所示的结构，这意味着，该元件完全可