半导体封装和制造半导体封装基底的方法
【技术领域】
[0001]本发明涉及一种半导体封装和用于制造半导体封装基底的方法，特别地，涉及一种用于半导体封装的基底，所述基底具有嵌入其中的射频(RF)装置。
【背景技术】
[0002]在高速应用中(例如射频(RF)应用)，常规的RF装置包括几个安装在RF主管芯上的分立的RF芯片和其它有源或无源装置(如电感器，天线，滤波器，功率放大器(PA)，去耦或匹配电路)。然而，常规的RF装置的在片(on-wafer)电感器由铝(Al)形成，并且在片电感器的厚度受限于常规的RF装置的制造工艺。因此，常规的RF装置的电感器(也被称为在片电感器)会具有占据面积大和品质因数(Q-因数)低的不良品质。此外，无法减小常规RF装置的RF主管芯尺寸和每个晶片上管芯的数量。
[0003]因此，需要一种新的RF装置封装。
【发明内容】
[0004]为了解决上面的品质因数不高的问题，本发明特提供一种半导体封装和用于制造半导体封装基底的方法。
[0005]一个实施例中，半导体封装包括具有装置连接面的基底。射频装置被嵌入基底之中，所述射频装置靠近装置连接面。
[0006]另一个实施例中，半导体封装包括射频装置，所述射频装置具有连接到基底的底面和侧壁。半导体装置通过导电结构安装在RF装置上。
[0007]另一个实施例中，用于制造半导体封装基底的方法包括，提供载体，所述载体的顶面和底面具有导电种子层。射频装置分别形成于导电种子层之上。第一基底材料层和第二基底材料层分别层压在导电种子层之上，覆盖所述射频装置。第一基底材料层和第二基底材料层(其上包含RF装置)与载体分离以形成第一基底和第二基底。
[0008]另一个实施例中，用于制造半导体封装基底的方法包括提供基底。至少一个射频装置在基底上形成。附加绝缘材料形成于基底之上，并且进一步限定所述附加绝缘材料上的图案，其中所述图案形成于所述RF装置之上。
[0009]本发明提供的半导体封装能够具有更高的品质因数。
[0010]以下实施例和相关附图中给出了详细说明。
【附图说明】
[0011]通过参照附图来阅读随后的详细说明和实例可以更全面地理解本发明，其中:
[0012]图1显示半导体封装的一个典型实施例的俯视图，特别是示出用于半导体封装的基底，该基底具有嵌入其中的射频装置。
[0013]图2显示沿图1中线A-A’截取的局部横截面，其示出半导体封装的一个典型实施例，特别是示出了用于半导体封装的基底，该基底具有嵌入其中的射频装置。
[0014]图3显示本发明半导体封装的另一典型实施例的局部横截面图，特别是示出了用于半导体封装的基底，该基底具有嵌入其中的射频装置。
[0015]图4A到4E是横截面图，该横截面示出了用于制造本发明半导体封装基底方法的一个典型实施例，该基底具有RF装置。
【具体实施方式】
[0016]以下描述是用于实现本发明的方式。该描述是为了说明本发明的一般原理而不应被视为具有限制意义。本发明的范围最好参考所附的权利要求来确定。只要可能，附图和说明书中使用相同的附图标记来表示相同或相似的部分。
[0017]本发明将根据特定实施例并参考特定附图进行描述，但本发明不限于此，而是仅由权利要求所限制。所描述的附图仅是示意性和非限制性的。在附图中，出于展示目的，一些元件的尺寸可能被夸大并且未按比例绘制。该尺寸和相对尺寸与本发明实施中的实际尺寸并不一致。
[0018]图1显示半导体封装500a的一个实施例的俯视图，特别显示了具有嵌入基底中的射频(RF)装置的半导体封装的基底。在本实施例中，半导体封装可以是使用导电结构(例如铜柱凸块焊盘)将半导体装置连接到基底的覆晶封装。替代地，半导体封装可以是使用引线接合技术将半导体装置连接到基底的封装。图2示出沿图1中线A-A’截取的局部截面图，其示出了本发明半导体封装500a的一个典型实施例。请参阅图1和2，其中，半导体封装500a包括基底200，该基底200具有装置连接面214和与装置连接面214相对的焊球连接面213。在一个实施例中，基底200 (例如印刷电路板(PCB))可以由聚丙烯(PP)形成。还应当注意到，基底200可以是单层或多层结构。在本实施例中，所形成的射频(RF)装置240嵌入基底200之中，射频装置240靠近装置连接面214。在一个实施例中，RF装置240可以包括电感器，天线，滤波器，功率放大器(PA)，去耦或匹配电路。在本实施例中，RF装置240是电感器240。在本实施例中，RF装置240具有用作焊盘区域248和250的两个端部248和250，所述两个端部248和250连接到直接安装在基底200上的半导体装置300。在本实施例中，射频装置240具有多个装置部分，例如，装置部分240-1和240-2。该RF装置240的装置部分240-1和240-2可以被设计成具有大于5 μ m的宽度Wl和约为10-12 μ m的最小间隔SI。但是，应当注意到，这并非是对RF装置240的装置部分240-1和240-2的宽度Wl和最小间隔SI的限制。
[0019]可替代地，多个第一导电迹线202a也可以设计成被嵌入基底200，所述第一导电迹线202a靠近装置连接面214。在一个实施例中，第一导电迹线202a可包括信号迹线段或接地迹线段，其用于直接安装在基底200上的半导体装置300的输入/输出(I/O)连接。因此，每个所述第一导电迹线202a具有用作基底200的焊盘区域的部分。在本实施例中，第一导电迹线202A被设计为具有大于5μπι的宽度W2和约10-12 μm的最小间隔S2。但是，应该注意到，这并非是对导电迹线宽度的限制。对于不同的设计，导电迹线的宽度可以根据需求而小于5 μ m。
[0020]在如图2所示的一个实施例中，第二导电迹线202b也可被设计为布置在基底200的焊球连接面213上。在本实施例中，焊球结构252也可以被设计为布置在第二导电迹线202b 上。
[0021]半导体装置300被安装在基底200的装置连接面214上，半导体装置300的有源表面通过粘结工艺(bonding process)而面向基底200。在一个实施例中，半导体装置300可以包括管芯，封装，或晶片级封装。在本实施例中，半导体装置300是覆晶封装。如图2所示，半导体装置300可以包括主体301，其上覆盖半导体主体301的金属焊盘304，以及覆盖金属焊盘304的绝缘层302。半导体装置300的电路被布置在有源表面上，金属焊盘304被布置在电路的顶部。半导体装置300的电路通过多个布置在半导体装置300有源表面的导电结构222互连到嵌入基底200内的RF装置240和第一导电迹线202a，然而，应当注意到，图2所示的导电结构222仅为示例，并非对本发明的限制。
[0022]如图2图所示，导电结构222可以包括导电凸块结构，如铜凸块或焊料凸块结构、导线结构或导电胶结构。在本实施例中，导电结构222可以由金属叠层组成，所述金属叠层包括UBM(凸点下金属)层306，铜层216(例如镀铜层)的，导电缓冲层218，以及焊料帽220。在一个实施例中，该UBM层306可通过沉积法(如溅射法或镀覆法)和随后的各向异性刻蚀工艺在开口内暴露的金属焊盘304上形成。所述各向异性刻蚀工艺在形成导电柱后执行。该UBM层306还可以延伸到绝缘层302的顶面之上。在本实施例中，该UBM层306可以包括钛，铜，或它们的组合。铜层216(例如电镀铜层)可以形成于该UBM层306上。所述开口可被铜层216和UBM层306填充，且所述开口内的铜层216和UBM层306可以形成导电结构222的完整插头。铜层216的形成位置是由干膜光致抗蚀剂或液体光致抗蚀剂的图案来定义(未示出)。
[0023]在一个实施例中，底部填充材料或底部填料230可以被引入半导体装置300和基底200之间的间隙。在一个实施例中，底部填料230可以包括毛细型底部填充(CUF)，模塑型底部填充(MUF)，或者它们的组合。
[0024]在一个实施例中，RF装置240和第一导电迹线202a可以具有布置在基底表面的上面、下面或对准该基底表面的顶面，以改善高密度半导体封装的布线(routing)能力。如图2所示，RF装置240具有布置为对准到基底200的装置连接面214的顶面242a。也就是说，RF装置240的底面246a和至少一个侧壁244a被设计为完全连接到基底200。可替代地，所述第一导电迹线202a可以具有连接到RF装置240的类似配置。例如，第一导电迹线202a具有布置为对准到基底200的装置连接面214的顶面212a。另外，导电