间的隧穿电介质和布置在控制栅电极和电荷存储结构之间的栅电介质。
[0060]工艺特征SlOO包括测量箝位晶体管的阈值电压。
[0061]工艺特征SllO包括通过变更电荷存储结构的电荷来调整箝位晶体管的阈值电压Vth0
[0062]根据实施例，在工艺特征SlOO之前，形成包括布置在控制栅电极和电荷存储结构之间的栅电介质的箝位晶体管的控制栅结构。
[0063]工艺特征S100、SllO的序列可以被重复直到箝位晶体管的期望的阈值电压已经被适当地调整，例如直到阈值电压处于期望的电压范围内。
[0064]可以通过允许电子隧穿穿过电荷存储结构和半导体本体之间的隧穿电介质(例如通过施加电压到控制栅电极或通过施加合适的一组电压到诸如栅极、源极和漏极的箝位晶体管的端子，其允许对栅极存储结构充电或放电)来变更电荷存储结构的电荷。
[0065]在调整阈值电压期间，在控制栅电极处的电压的绝对值通常超过箝位晶体管的阻塞电压的绝对值的例如多于20%、50%，或甚至多于100%。
[0066]在调整箝位晶体管的阈值电压期间，可以在短于10ms、Ims或0.1ms的时间段内施加在控制栅电极处的电压。
[0067]在工艺步骤SllO的一个序列期间，箝位晶体管的阈值电压的改变由在调整阈值电压期间施加至控制栅电极的电压的值和持续时间来确定。
[0068]在施加在箝位晶体管的控制栅电极处的电压的同时，由ρ型主体区241和η型漂移区251形成的pn 二极管可以以正向模式操作，即，正电压可以被施加至P掺杂的半导体区且负电压可以被施加至η掺杂的半导体区，以便实现期望的值的正向电流。
[0069]可以在晶片级上制造箝位晶体管的工艺序列中(S卩，在箝位晶体管的单个芯片还没有被分割时和/或在箝位晶体管芯片的分割和封装之后)执行工艺特征SlOO和S110。
[0070]尽管本文中已经图示和描述了具体实施例，但本领域技术人员将意识到的，在不脱离本发明的范围的情况下多种替换和/或等效实现可以替代所描述和所示出的具体实施例。该申请意在覆盖本文中讨论的具体实施例的任何改编或变体。因此，意图是，该发明仅由权利要求及其等效形式来限制。
【主权项】
1.一种集成电路(100)，包括: 负载晶体管(102)，包括第一和第二负载端子和负载控制端子； 箝位结构(110)，包括箝位晶体管(112)，所述箝位晶体管(112)包括第一和第二箝位晶体管负载端子和控制栅端子，其中箝位晶体管(112)电耦合在负载控制端子和第一负载端子之间，并且负载晶体管(102)的箝位电压由箝位晶体管(112)的阈值电压Vth确定。2.根据权利要求1所述的集成电路(100)，其中，箝位结构(110)被配置为通过在阈值电压上方接通箝位晶体管(112)来对第一负载端子和第二负载端子之间的电压进行箝位。3.根据前述权利要求中的任意一项所述的集成电路(100)，其中阈值电压范围在第一和第二负载端子之间的负载晶体管(102)的击穿电压70%和99%之间。4.根据前述权利要求中的任意一项所述的集成电路(100)，其中第二箝位晶体管负载端子经由介于中间的二极管(131)电耦合到负载控制端子。5.根据权利要求4所述的集成电路(100)，其中第一箝位晶体管负载端子经由介于中间的电阻器(130)电耦合到控制栅端子。6.根据权利要求5所述的集成电路(100)，其中负载晶体管(102)、箝位晶体管(112)、介于中间的二极管(131)和介于中间的电阻器(130)是单片集成的。7.根据权利要求4所述的集成电路(100)，进一步包括电耦合在介于中间的二极管(131)和负载控制端子之间的负载控制电阻器(1331)。8.根据前述权利要求中的任意一项所述的集成电路(100)，其中在关断的栅极处，在第一和第二箝位晶体管负载端子之间的箝位晶体管(112)的击穿电压大于阈值电压Vth。9.根据前述权利要求中的任意一项所述的集成电路(100)，其中在关断的控制栅处，在第一和第二箝位晶体管负载端子之间的箝位晶体管(112)的击穿电压大于在第一和第二负载端子之间的负载晶体管(102)的击穿电压的90%。10.根据前述权利要求中的任意一项所述的集成电路(100)，其中箝位晶体管(112)包括电连接到控制栅端子的控制栅电极(245 )和在控制栅电极和半导体本体之间的电荷存储(249)结构。11.根据权利要求10所述的集成电路(100)，其中隧穿电介质(247 )被布置在电荷存储结构(249 )和半导体本体之间，而栅电介质(248 )被布置在控制栅电极(245 )和电荷存储结构(249)之间。12.根据权利要求11所述的集成电路(100)，其中隧穿电介质(247)的厚度范围在3nm和15nm之间，而栅电介质(248)的厚度范围在150nm和30 μ m之间。13.根据权利要求10所述的集成电路(100)，其中电荷存储结构(249)是浮栅电极和氮化硅层中的一个。14.根据权利要求10所述的集成电路(100)，其中箝位晶体管(112)的阈值电压Vth大于 30V。15.根据前述权利要求中的任意一项所述的集成电路(100)，其中箝位晶体管(112)包括多个箝位晶体管单元，每一个箝位晶体管单元包括第一和第二箝位晶体管单元负载端子和控制栅单元端子，第一箝位晶体管单元端子被电连接，第二箝位晶体管单元端子被电连接，以及控制栅单元端子被电连接。16.根据前述权利要求中的任意一项所述的集成电路(100)，其中箝位晶体管(112)包括场板、掺杂环结构、横向掺杂结构的变体、结型终止延伸结构、沟槽结构中的至少一个的边缘终止结构。17.根据权利要求16所述的集成电路(100)，其中箝位晶体管(112)和负载晶体管(102)包括相同类型的边缘终止结构。18.根据前述权利要求中的任意一项所述的集成电路(100)，进一步包括电耦合在第二箝位晶体管负载端子和负载控制端子之间的感测电阻器(137)，并且进一步包括电耦合到感测电阻器的电流感测电路，电流感测电路被配置为检测穿过感测电阻器(137)的电流。19.根据前述权利要求中的任意一项所述的集成电路(100)，其中负载晶体管(102)和箝位晶体管(112)是垂直晶体管，其包括在半导体本体的第一侧处的一个负载端子以及在与第一侧相对的半导体本体的第二侧处的其它负载端子。20.根据前述权利要求中的任意一项所述的集成电路(100)，其中负载晶体管是在导通状态晶体管模式中传导大于2A的电流的功率晶体管。21.—种调整箝位晶体管的阈值电压Vth的方法，箝位晶体管包括第一和第二箝位晶体管负载端子和控制栅极端子，其中箝位晶体管电耦合在负载晶体管的负载控制端子和第一负载端子之间，并且包括布置在电荷存储结构和半导体本体之间的隧穿电介质，以及布置在控制栅电极和电荷存储结构之间的栅电介质，所述方法包括: 测量箝位晶体管的阈值电压；以及 通过变更电荷存储结构的电荷来调整箝位晶体管的阈值电压Vth。22.根据权利要求21所述的方法，进一步包括在测量阈值电压之前，形成隧穿电介质、电荷存储结构、栅电介质和控制栅电极。23.根据权利要求21或22所述的方法，其中阈值电压Vth被调整至大于30V的值。
【专利摘要】本发明涉及包括箝位结构的集成电路和调整箝位晶体管阈值电压方法。一种集成电路（100），包括：负载晶体管（102），包括第一和第二负载端子和负载控制端子。集成电路（100）还包括箝位结构（110）。箝位结构（110）包括箝位晶体管（112），所述箝位晶体管（112）包括第一和第二箝位晶体管负载端子和栅极端子，其中箝位晶体管（112）电耦合在负载控制端子和第一负载端子之间，并且负载晶体管（102）的箝位电压由箝位晶体管（112）的阈值电压Vth确定。
【IPC分类】H01L21/8234, H01L27/06
【公开号】CN105097802
【申请号】CN201510233707
【发明人】J.巴伦舍恩, A.毛德
【申请人】英飞凌科技奥地利有限公司
【公开日】2015年11月25日
【申请日】2015年5月8日
【公告号】DE102014106486A1, US20150326217