半导体封装体的制作方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求2014年6月26日向韩国知识产权局提交的申请号为 10-2014-0078887的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003] 各种实施例总体而言涉及一种半导体封装体，更具体而言，涉及即使改变封装体 的设计也允许保持相同的数据掩蔽地址映射的技术。
【背景技术】
[0004] 半导体存储器件不断被开发以提高其集成度和操作速度。为了提高操作速度，已 经使用了能够与从存储芯片的外部提供的时钟同步操作的所谓的同步存储器件。
[0005] 首先使用的是SDR(单数据速率）同步存储器件。SDR同步存储器件可以与时钟的 上升沿同步地在时钟的一个周期内通过一个数据引脚来输入和输出一个数据量。时钟可以 从存储器件的外部提供。
[0006] 然而，SDR同步存储器件不能满足需要高速操作的系统的速度。因此，可以使用 DDR(双数据速率）同步存储器件来在每一个时钟周期处理两个数据量。
[0007] 在DDR同步存储器件中，与时钟的上升沿和下降沿同步地经由每个数据输入/输 出引脚连续地输入和输出两个数据量。时钟信号可以从DDR同步存储器件的外部输入。因 此，可以实现现有SDR同步存储器件的至少两倍宽的带宽，而不增加时钟的频率。因而，可 以相应地实现高速操作。
[0008] 半导体器件可以被设计为功耗更小。可以通过将数据模式信息信号定义成规格来 使用数据模式信息信号。
[0009] 具体地，正在设计不仅能在外部时钟的上升沿接收地址、而且还能在外部时钟的 下降沿接收地址的高速操作存储器，例如，图形双数据速率版本5(GDDR5)。由于可以每一个 周期接收地址两次，所以地址引脚的数目与现有半导体存储器件相比减少。另外，可以将额 外数目的引脚与电源电压或接地电压连接以提高半导体存储器件的操作速度。
[0010] 在诸如动态随机存取存储器（DRAM)的半导体存储器件中，为了实现单位面积的 更大容量，层叠多个半导体芯片（或裸片）然后封装。
[0011] 仅封装有一个半导体芯片的半导体存储器件被称作为单裸片封装体（SDP)。层叠 并封装有两个半导体芯片的半导体存储器件被称作为双裸片封装体（DDP)。层叠并封装有 四个半导体芯片的半导体存储器件被称作为四裸片封装体（QDP)。
[0012] 根据每个器件固有的规格，半导体存储器件可以具有用于接收数据掩蔽信息的数 据掩蔽引脚，或者可以经由地址引脚来接收数据掩蔽信息。
[0013] 在两个裸片被封装在一起的双裸片封装体（DDP)的情况下，与单裸片封装体 (SDP)相比较时数据掩蔽映射不同。
[0014] 换言之，在双裸片封装体中，两个裸片共享地址命令引脚，但是各个裸片的存储核 心区域单独地操作。
【发明内容】
[0015] 在一个实施例中，一种半导体封装体可以包括：第一裸片、与第一裸片相邻设置的 第二裸片、以及输入和输出数据掩蔽地址的多个焊盘。半导体封装体还可以包括映射块，其 被配置成根据输入的地址，在第一裸片、第二裸片和所述多个焊盘之中映射数据掩蔽信号。
【附图说明】
[0016] 图1是说明根据一个实施例的半导体封装体的配置的代表实例的图。
[0017] 图2是表示图1中所示的用于映射封装体的映射块的详细配置图。
[0018] 图3说明利用根据以上结合图1至图2所讨论的实施例的半导体封装体的系统的 代表实例的框图。
【具体实施方式】
[0019] 在下文中，以下将参照附图通过各种示例性实施例来描述半导体封装体。
[0020] 如果在双裸片封装体和单裸片封装体中数据掩蔽映射不同，则控制器可以执行提 前识别两种封装类型的差异并且计算不同的数据掩蔽映射的额外功能。各种实施例可以针 对一种即使当实现双裸片封装体（DDP)时也允许保持与单裸片封装体（SDP)相同的数据掩 蔽地址映射的技术。
[0021] 根据各种实施例，可以提供的优点在于，即使当实现双裸片封装体（DDP)时，也能 允许保持与单裸片封装体（SDP)相同的数据掩蔽地址映射。
[0022] 图1是说明根据一个实施例的半导体封装体的配置的代表实例的图。
[0023] -个实施例具有多个封装体PKGl和PKG2。图1说明当俯视时所述多个封装体 PKGl和PKG2的平面图。例如，所述多个封装体PKGl和PKG2可以被配置成镜像封装体，并 且能够有镜像功能。第一封装体PKGl具有镜像功能"MF = 0"的数据布置结构。第二封装 体PKG2具有镜像功能"MF = 1"的数据布置结构。
[0024] 诸如双数据速率同步DRAM (DDR SDRAM)的半导体器件可以开发成包括相对较大的 容量、高速度操作、以及更低的功耗。为了实现更大的容量，可以使用多个存储芯片。所述 多个存储芯片可以被模块化。模块可以包括安装至模炔基板的多个存储芯片，以及与相应 的存储芯片和模炔基板之间的连接器电连接的多个连接端子。模块可以根据连接端子的布 置模式被分类成正常封装体和镜像封装体。
[0025] 在镜像封装体中，当安装存储芯片至双侧模炔基板时，形成在模炔基板的两个表 面上的金属线的布置彼此对称。存储芯片的引脚的布置也可以具有对称结构。出于这个原 因，在存储芯片具有相同引脚布置的情况下，可以执行镜像功能操作以使存储芯片的引脚 布置具有对称结构。也就是说，由于两个存储芯片的相对应的焊盘可以彼此相对地连接，所 以出于重新配置的目的，在芯片中执行镜像功能操作可能是必要的。
[0026] 通过这种镜像功能操作，例如，以X16速度操作的两个存储芯片可以通过被重叠 来使用，使得它们的引脚彼此面对，因而，一个模块可以X32速度来操作。
[0027] 第一封装体PKGl可以双裸片封装体（DDP)来配置。第一封装体PKGl可以包括第 一裸片L-DIEl和与第一裸片L-DIEl相邻设置的第二裸片R-DIEl。第一封装体PKGl可以 包括多个焊盘Pl至P4,通过所述多个焊盘Pl至P4可以输入和输出数据掩蔽地址。
[0028] 例如，焊盘Pl的数据"0"被映射为第一裸片L-DIEl的数据"0"并且焊盘P2的数 据"1"被映射为第一裸片L-DIEl的数据"2"，由此输入掩蔽信息。第一裸片L-DIEl的数 据"1"和数据"3"不使用。焊盘P3的数据"2"被映射为第二裸片R-DIEl的数据"2"并且 焊盘P4的数据"3"被映射为第二裸片R-DIEl的数据"0"，由此输入掩蔽信息。第二裸片 R-DIEl的数据"1"和数据"3"不使用。
[0029] 第二封装体PKG2可以通过双裸片封装体（DDP)来配置。第二封装体PKG2可以包 括第一裸片L-DIE2和与第一裸片L-DIE2相邻设置的第二裸片R-DIE2。第二封装体PKG2 可以包括多个焊盘P5至P8,通过所述多个焊盘P5至P8可以输入和输出数据掩蔽地址。
[0030] 例如，焊盘P5的数据"3"被映射为第一裸片L-DIE2的数据"0"并且焊盘P6的数 据"2"被映射为第一裸片L-DIE2的数据"2"，由此输入掩蔽信息。第一裸片L-DIE2的数 据" 1"和数据" 3 "不使用。焊盘P7的数据" 1"被映射为第二裸片R-DIE2的数据" 2 "并且 焊盘P8的数据"0"被映射为第二裸片R-DIE2的数据"0"，由此输入掩蔽信息。第二裸片 R-DIE2的数据" 1"和数据" 3 "不使用。
[0031] 在具有这种配置的所述多个封装体PKGl和PKG2中，封装体PKGl和PKG2中的掩 蔽数据可以根据映射块100的映射操作来映射。图2是表示图1中所示的用于映射封装数 据的映射块100的详细配置图。在图2的实施例中，将图1中所示的第一封装体PKGl的映 射过程作为实例进行描述。
[0032] 映射块100可以包括：缓冲单元110和1